Bài giảng Điện tử tương tự I - Phùng Kiều Hà

257 trang huongle 50

Download

Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng Điện tử tương tự I - Phùng Kiều Hà", để tải tài liệu gốc về máy bạn click vào nút DOWNLOAD ở trên

Tài liệu đính kèm:

bai_giang_dien_tu_tuong_tu_i_phung_kieu_ha.pdf

Nội dung text: Bài giảng Điện tử tương tự I - Phùng Kiều Hà

Điệ n t ử t ươ ng t ự I Giáo viên: Phùng Kiề u Hà Email: pkieuha@yahoo.com Bài giả ng đ ượ c gi ả ng viên Nguyễ n Vũ Th ắ ng và Phùng Ki ề u Hà Khoa ĐTVT, Đạ i h ọ c Bách khoa HN biên so ạ n
Mụ c đích môn h ọ c  Nhằ m m ụ c tiêu cung c ấ p cho sinh viên các kiế n th ứ c c ơ b ả n v ề m ạ ch đi ệ n t ử t ươ ng t ự , phân tích, tính toán và thiế t k ế m ạ ch đi ệ n t ử tươ ng t ự
Đánh giá  Thự c hành: b ắ t bu ộ c (liên h ệ th ầ y Quang Thắ ng, b ộ môn H ệ th ố ng vi ễ n thông, 309 C9)  Trườ ng h ợ p c ộ ng hay tr ừ đi ể m:  Miễ n thi: làm m ạ ch, trình bày, n ộ p báo cáo, b ả o v ệ trướ c l ớ p t ố t  Cộ ng 1-2 đi ể m: làm m ạ ch nh ư ng k ế t qu ả ch ư a t ố t  Cộ ng 1 đi ể m: có đóng góp trên lớ p và làm t ố t bài tậ p  Trừ đi ể m: không có v ở bài t ậ p  Không đượ c thi: g ọ i ch ữ a bài v ắ ng m ặ t ho ặ c không làm bài 3 lầ n
Tài liệ u tham kh ả o  Electronics devices and Circuits theory – Robert Boylestad, Louis Nashelsky, Prentice Hall, 8th edition, 2001  Electronic principles – Albert Paul Malvino  Kỹ thu ậ t đi ệ n t ử - Đ ỗ Xuân Th ụ và các tác gi ả khác  Kỹ thu ậ t m ạ ch đi ệ n t ử - Ph ạ m Minh Hà  Điệ n t ử căn b ả n – Ph ạ m Đình B ả o  Mạ ch đi ệ n t ử , t ậ p 1 – Nguy ễ n T ấ n Ph ướ c  Các trang web điệ n t ử   
Nộ i dung d ự ki ế n Giớ i thi ệ u 2 tiế t Điố t và ứ ng d ụ ng 3 tiế t Mạ ch khu ế ch đ ạ i tín hi ệ u nh ỏ s ử d ụ ng transistor BJT 10 tiế t Mạ ch khu ế ch đ ạ i tín hi ệ u nh ỏ s ử d ụ ng transistor FET 8 tiế t Ảnh h ưở ng đi ệ n tr ở ngu ồ n và t ả i 2 tiế t Đáp ứ ng t ầ n s ố 2 tiế t Hồ i ti ế p 5 tiế t Mạ ch ghép 5 tiế t Khuế ch đ ạ i công su ấ t 3 tiế t Nhữấềơảềếạậ ng v n đ c b n v khu ch đ i thu t toán và ứụ ng d ng 8 tiế t Khuế ch đ ạ i c ộ ng h ưở ng và khu ế ch đ ạ i d ả i r ộ ng 1 tiế t Mộ t s ố m ạ ch th ự c t ế và b ả o v ệ bài t ậ p l ớ n 4 tiế t Tổ ng k ế t 2 tiế t * Chú ý: Kiể m tra gi ữ a kỳ sau khi k ế t thúc n ộ i dung m ạ ch ghép (kho ả ng sau 8 tu ầ n h ọ c)
Chươ ng 1: Gi ớ i thi ệ u  Vai trò mạ ch đi ệ n t ử t ươ ng t ự  Ứng d ụ ng  Khái niệ m v ề m ạ ch đi ệ n t ử và nhi ệ m v ụ  Nhắ c l ạ i m ộ t s ố ki ế n th ứ c c ầ n thi ế t  Tham số c ơ b ả n c ủ a b ộ khu ế ch đ ạ i
Vai trò mạ ch đi ệ n t ử t ươ ng t ự  Vai trò:  Tấ t c ả các h ệ th ố ng thông tin, h ệ th ố ng đi ệ n t ử , đi ề u khi ể n tựộ đ ng ; s ố hay t ươựềửụ ng t ; đ u s d ng m ạ ch đi ệử n t tươ ng t ự ho ặ c d ự a trên n ề n t ươ ng t ự .  Mạ ch t ươ ng t ự : ADC, DAC, ngu ồ n, RF  Mạ ch s ố : các b ộ vi x ử lý  Thiế t b ị c ơ b ả n:  Điố t, transistor l ưỡ ng c ự c BJT, transistor tr ườ ng FET (JFET, MOSFET), bộ khu ế ch đ ạ i thu ậ t toán op-amp, các thi ế t b ị khác (điố t bi ế n dung, đi ố t quang, LCD, pin m ặ t tr ờ i, triac )
Ví dụ ứ ng d ụ ng: h ệ th ố ng thu phát Nguồ n Xử lý tín hiệ u Dao độ ng Điề u ch ế Khuế ch đ ạ i Antenna Máy phát Máy thu Giả i Khuế ch đ ạ i Lọ c Antenna điề u ch ế Thu Xử lý tín hiệ u
Khái niệ m v ề m ạ ch đi ệ n t ử và nhiệ m v ụ  Nhiệ m v ụ :  Gia công tín hiệ u theo thu ậ t toán  Tín hiệ u:  Số đo (đi ệ n áp, dòng đi ệ n) c ủ a m ộ t quá trình  Tín hiệ u:  TƯƠ NG T Ự và số  Thay đổ i:  BIÊN ĐỘ , t ầ n s ố và pha  Gia công:  KHUẾ CH Đ Ạ I, ch ỉ nh l ư u, đi ề u khi ể n, đo, nh ớ , đi ề u ch ế , tách sóng, tính toán
Kiế n th ứ c c ơ b ả n  Bán dẫ n:  Vậ t li ệ u, liên k ế t, trôi, đ ộ linh đ ộ ng, t ạ p ch ấ t, đi ệ n t ử và l ỗ trố ng, d ả i năng l ượ ng, khu ế ch tán  Điố t:  Cấ u t ạ o, ho ạ t đ ộ ng, ứ ng d ụ ng  BJT, JFET, MOSFET  Cấ u t ạ o, ho ạ t đ ộ ng, cách m ắ c, phân c ự c  Cầ n xét 1 chi ề u và xoay chi ề u Chú ý: kích thướ c transistor  Phầ n m ề m mô ph ỏ ng:  PSPICE hoặ c Workbench
Mô hình mạ ng 4 c ự c  Hệ s ố khu ế ch đ ạ i: A, K  Dòng và áp vào: Iin, Vin  Dòng và áp ra: Iout, Vout  Trở kháng vào và ra: Zin, Zout ⇒ Zin, Zout, Ku, Ki
Chương 2: Điốt và ứng dụng  Điốt – Cấu tạo, hoạt động  Mạch chỉnh lưu  Nửa chu kỳ  Cả chu kỳ  Mạch cầu  Kết hợp với tụ  Mạch cắt  Mạch ghim  Mạch nhân áp  Điốt Zener và ứng dụng
Điốt bán dẫn – Cấu tạo
Điốt bán dẫn  Linh kiện 2 cực: dẫn điện theo một chiều, ngăn dòng chiều ngược lại
Điốt bán dẫn – Lý tưởng Vùng dẫn • điện áp qua điốt bằng 0V, • dòng điện bằng ∞, • điện trở thuận RF = VF/IF, • điốt coi như bị ngắn mạch Vùng không dẫn • toàn bộ điện áp đặt vào điốt, • dòng điện bằng 0A, • điện trở ngược RR = VR/IR, • điốt coi như hở mạch
Điốt bán dẫn – Thực tế
Điốt bán dẫn – Thực tế Silicon Germanium *PIV ( 1000V) lớn hơn PIV ( 400V) nhỏ hơn Chịu được dòng lớn hơn Chịu được dòng kém hơn Khoảng nhiệt độ hoạt Khoảng nhiệt độ hoạt động động rộng (đến 2000C) hẹp (nhỏ hơn 1000C) Điện áp phân cực thuận Điện áp phân cực thuận nhỏ lớn hơn (0.7V) hơn (0.3V) * PIV - giá trị đỉnh của điện áp ngược
Điốt bán dẫn – Thực tế ID(mA) Is(Si)=10nA VD(V) 0.3(Ge) 0.7(Si) Is(Ge) I =reverse saturation current (Si) (Ge) s
Điốt bán dẫn – Thực tế
Điốt bán dẫn – Đo thử
Điốt bán dẫn – Đo thử
Mạch chỉnh lưu nửa chu kỳ  Vi(t)>0 => D đóng  Vi(t) D ngắt
Mạch chỉnh lưu cả chu kỳ  Vi>0 => D1 đóng, D2 ngắt  Vi D1 ngắt, D2 đóng
Mạch chỉnh lưu cầu  Vi>0 => D2, D4 đóng; D1, D3 ngắt  Vi D2, D4 ngắt; D1, D3 đóng
Kết hợp với tụ  Vi>0 => D1 đóng, D2 ngắt  Vi D1 ngắt, D2 đóng  Tụ C có tác dụng làm giảm sử nhấp nháy của tín hiệu ra
Mạch cắt  Nối tiếp hoặc song song  Nối tiếp:  Vi>V => D on => Vo=Vi-V  Vi D off => Vo=0
Mạch cắt  Song song kết hợp với nguồn ngoài  Vi>4V => D off => Vo = Vi  Vi D on => Vo = 4V
Mạch ghim  Dịch mức thành phần một chiều (DC)  Bắt buộc sử dụng tụ điện kết hợp với điốt
Mạch bội áp  Nửa chu kỳ dương: D1 on, D2 off, VC1=Vm  Nửa chu kỳ âm: D1 off, D2 on, VC2=Vm+VC1=2Vm
Mạch bội áp
Điốt Zener  Phân cực thuận: giống điốt thông thường  Phân cực ngược:  Làm việc trong vùng đánh thủng, tại PIV hay VZ  VZ = const  Ứng dụng: luôn làm việc ở chế độ phân cực ngược để tạo điện áp tham chiếu  VZ = 1,8V 200V
Điốt Zener  IR=(Vin-Vz)/R; IL=Vz/RL; Pz=Iz*Vz RL >RLmin RLmax=Vz/(IR-Izmax) RLmin=RVz/(Vi-Vz)  Vin thay đổi, RL = const: Vimax > Vi > Vmin Vimax=RIRmax+Vz Vimin = Vz(R+RL)/RL
Bài tập  Chương 2: 1, 5, 6, 10, 11, 15, 21, 23, 24, 27, 30, 34, 37, 42, 47, 49, 52
Chương 3: Mạch khuếch đại tín hiệu nhỏ sử dụng BJT  Nhắc lại kiến thức cơ bản – chương 3,4  Mạch khuếch đại tín hiệu nhỏ  Các phương pháp phân tích  Dùng sơ đồ tương đương: kiểu tham số hỗn hợp, kiểu mô hình re - chương 7  Dùng đồ thị - chương 7  Đặc điểm kỹ thuật  Các yếu tố ảnh hưởng đến hoạt động  Ổn định hoạt động
Nhắc lại kiến thức cơ bản  Cấu trúc và hoạt động  Các cách mắc mạch  Định thiên cho bộ khuếch đại làm việc ở chế độ tuyến tính  Bằng dòng bazơ cố định  Bằng phân áp  Bằng hồi tiếp điện áp
Cấu trúc và hoạt động  Emitơ và colectơ là bán dẫn cùng loại, còn bazơ là bán dẫn khác loại  Lớp bazơ nằm giữa, và mỏng hơn rất nhiều so với emitơ và colectơ
Cấu trúc và hoạt động  Tiếp giáp BE phân cực thuận: (e) được tiêm từ miền E vào miền B, tạo thành dòng IE  Tiếp giáp BC phân cực ngược: hầu hết các (e) vượt qua miền B để sang miền C, tạo thành dòng IC  Một số (e) tái hợp với lỗ trống trong miền B, tạo thành dòng IB
Cấu trúc và hoạt động  Mũi tên đặt tại tiếp giáp BE, với hướng từ bán dẫn loại P sang bán dẫn loại N  Mũi tên chỉ chiều dòng điện  pnp: E->B  npn: B->E
Tham số kỹ thuật  I = I + I E C B  IC = αIE + ICBO  I = βI C B  IC ≈ αIE (bỏ qua ICBO vì rất nhỏ)  β = 100 200 (có thể lớn hơn)  α = 0.9 0.998. β là hệ số khuếch đại dòng điện α là hệ số truyền đạt dòng điện
Cách mắc mạch  Có 3 cách mắc mạch (hoặc gọi là cấu hình)  CB (chung bazơ)  CE (chung emittơ)  CC (chung colectơ)  Cấu hình được phân biệt bởi cực nào được nối với đầu vào và đầu ra Configuration Input terminal Output terminal CB E C CE B C CC B E
Đặc tuyến  Đặc tuyến vào và ra kiểu mắc chung B (CB)
Đặc tuyến  Đặc tuyến vào và ra kiểu mắc chung E (CE)
Sự khuếch đại trong BJT
Phân cực cho BJT  Để có thể khuếch đại tín hiệu, BJT cần được “đặt” ở vùng tích cực (vùng cắt và vùng bão hòa được dùng trong chế độ chuyển mạch) tiếp giáp BE phân cực thuận, tiếp giáp BC phân cực ngược  Phân cực: thiết lập điện áp, dòng điện một chiều theo yêu cầu . NPN: VE VB > VC
Phân cực cho BJT  Chú ý: các tham số kỹ thuật và mối liên hệ VBE ≈ 0,6 0,7V (Si) ; 0,2 0,3(Ge) IE = IC + IB IC = βIB IC ≈ αIE
Mạch phân cực bằng dòng bazơ cố định Vòng BE: VCC – IBRB – UBE = 0 IB=(VCC-UBE)/RB IB=β*IB Vòng CE : UCE = VCC - ICRC Đơn giản nhưng không ổn định
Mạch phân cực bằng bộ phân áp Thevenin: RBB=R1//R2 EBB=R2Vcc/(R1+R2) Tương đương mạch phân cực bằng dòng bazơ Tính toán xấp xỉ: Nếu β*RE ≥ 10R2 -> I2 ≈ I1 VB=R2*VCC/(R1+R2) Dòng và áp không phụ thuộc β VE=VB-UBE =>IC ≈ IE=VE/RE UCE=VCC-IC(RC+RE)
Mạch phân cực bằng điện áp hồi tiếp Vòng BE: VCC-I’CRC-IBRB-UBE-IERE=0 IB= (VCC-UBE)/(RB+β(RC+RE)) với I’C≈ IC Vòng CE: UCE=VCC-IC(RC+RE) Độ ổn định tương đối tốt
Mạch khuếch đại tín hiệu nhỏ  Tín hiệu nhỏ:  Không có giới hạn chính xác, phụ thuộc tương quan giữa tín hiệu vào và tham số linh kiện  Vùng làm việc được coi là tuyến tính  Khuếch đại xoay chiều:  Pin>Pout  Mô hình BJT:  Mô hình là 1 mạch điện tử miêu tả xấp xỉ hoạt động của thiết bị trong vùng làm việc đang xét  Khuếch đại BJT tín hiệu nhỏ được coi là tuyến tính cho hầu hết các ứng dụng
Các phương pháp phân tích  Mạch KĐ dùng BJT được coi là tuyến tính => có thể sử dụng nguyên lý xếp chồng  Phân tích dựa trên các sơ đồ tương đương:  Sơ đồ tương đương tham số hỗn hợp H  Sơ đồ tương đương tham số dẫn nạp Y  Sơ đồ tương đương mô hình re  Phân tích bằng đồ thị
Các phương pháp phân tích Tham số vật lý của BJT 1) βac= ic/ib | Uce=const Xấp xỉ theo tỷ lệ dòng 1 chiều: β=Ic/Ib 2) α= ic/ie | Ucb=const 3) re= ube/ie | Uce=const điện trở emitter được coi như là điện trở động của điốt, re = 0.026/IE(Ω), trong đó IE là dòng DC 4) rc= ucb/ic | Ie=const điện trở collector rất lớn, khoảng vài MΩ 5) rb = 0
Các phương pháp phân tích Sơ đồ tương đương hỗn hợp H  Công thức mạng 4 cực: I Iv r Uv=h11Iv+h12Ur Uv Mạng 4 cực Ur Ir=h21Iv+h22Ur  Giá trị các tham số được xác định tại một điểm làm việc danh định (có thể không phải điểm Q thực tế)  Chỉ số e (hoặc b, c) cho các cấu trúc CE (hoặc CB, CC)
Các phương pháp phân tích Sơ đồ tương đương hỗn hợp H Tham số EC BC CC h11 (hi) 1kΩ 20Ω 1kΩ h12 (hr) 2,5x10-4 3x10-4 ≈1 h21 (hf) 50 -0,98 -50 h22 (ho) 25μA/V 0,5μA/V 25μA/V 1/h22 40kΩ 2MΩ 40kΩ
Các phương pháp phân tích Sơ đồ tương đương dẫn nạp Y  Công thức mạng 4 cực: Iv=y11Uv+y12Ur I Iv r Ir=y21Uv+y22Ur Uv Mạng 4 cực Ur  Chỉ số e (hoặc b, c) cho các cấu trúc CE (hoặc CB, CC)  Bảng khoảng giá trị tham khảo trong sách
Các phương pháp phân tích Sơ đồ tương đương mô hình re Mô hình hoá BJT bằng một điốt và nguồn dòng điều khiển được, đưa vào cấu trúc mạng 4 cực Trong đó:  Đầu vào: tiếp giáp BE (phân cực thuận) làm việc như 1 điốt  Đầu ra: nguồn dòng điều khiển được, với dòng điều khiển là dòng vào, mô tả liên hệ Ic = βIb hoặc Ic=αIe. Các loại: CE, CC, CB
Sơ đồ tương đương mô hình re Cấu hình CB  Chung B giữa đầu vào và đầu ra  Đầu vào: re là điện trở xoay chiều của 1 điốt: re=26mV/IE  Cách ly giữa đầu vào và đầu ra  Đầu ra: dòng điều khiển Ie, Ic=αIe
Sơ đồ tương đương mô hình re Cấu hình CB 1) Zi = re (nΩ-50 Ω) 2) Zo = ro ≈ ∞ (nMΩ) với Zo là độ dốc của đường đặc tuyến ra. Zo = ∞ nếu đường này nằm ngang 3) Av = αRL/re ≈ RL/re tương đối lớn, Uo & Ui đồng pha 4) Ai = -α ≈ 1
Sơ đồ tương đương mô hình re Cấu hình CE  Chung E giữa vào và ra  Đầu vào: 1 điốt tương đương, với re = điện trở xoay chiều của điốt  Đầu ra: nguồn dòng điều khiển Ic=βIb
Sơ đồ tương đương mô hình re Cấu hình CE  Zi = Ube/Ib ≈ βIbre/Ib ≈ βre Khoảng n100Ω - nKΩ  Zo = ro ≈ ∞ (không được đưa vào trong mô hình re) Xác định từ phân tích đặc tuyến ra: ro = 40-50KΩ  Av = - RL/re (ro= ∞)  Ai = Ic/Ib = β Sơ đồ có Zi, Zo trung bình; Av, Ai lớn
Sơ đồ tương đương mô hình re Cấu hình CC  Sơ đồ giống cấu hình CE  Tham khảo sách Electronic Devices and Circuit theory
So sánh mô hình tương đương Mô hình tham số H Mô hình re Cố định. Không biến đổi theo Có biến đổi theo điểm làm điểm làm việc việc Có xét đến tín hiệu hồi tiếp Bỏ qua tín hiệu hồi tiếp Có xét đến điện trở ra Bỏ qua điện trở ra
Phân tích một số sơ đồ Cấu hình CB Q1 1) Zi = Re||re Rc Re Trở kháng vào tương + + đối nhỏ -5V +5V 2) Zo = Rc Trở kháng ra lớn 3) Av = αRc/re ≈ Rc/re Tương đối lớn re Re Rc + + + + U & U cùng pha α*Ie i o 4) Ai = - α ≈ -1
C Phân tích một sốsơ đồ ấu ấu hình CE phân cực định cố C1 Rb + Rb Rc Q1 + + C2 Β*re + + β *Ib Rb + + rc + Q2 Rc Rc +
Phân tích một số sơ đồ Cấu hình CE phân cực cố định 1) Zi = Rb||βre nếu Rb ≥ 10βre, Zi ≈ βre 2) Zo = Rc||ro nếu ro ≥ 10Rc, Zo ≈ Rc 3) Av = - (Rc||ro)/re ≈ - Rc/re (β không xuất hiện tuy nhiên vẫn cần để xác định re) o Ui & Uo lệch pha 180 4) Ai = βRbro / [(ro+Rc)(Rb+βre)] ≈ β (Ii là nguồn dòng. Io là dòng collector)
C Phân tích một sốsơ đồ ấu ấu hình CE phân 1 C R R 2 1 + + R R e c 1 Q + + C 2 C e R1 + + R2 R1 áp + + β*re + + R2 β *Ib Q2 Ro Rc + + + Rc
Phân tích một số sơ đồ Cấu hình CE phân áp 1) Zi = R1||R2||βre = R’|| βre 2) Zo = Rc||ro (If ro ≥ 10Rc, Zo ≈ Rc) 3) Av = - (Rc||ro)/re ≈ - Rc/re Giống như đã có trong cấu hình CE phân cực cố định 4) Ai = βR’ro/[(ro+Rc)(R’+ βre)] ≈ βR’/(R’+ βre) nếu ro ≥ 10Rc ≈ β nếu R’ ≥ 10 βre
Phân tích một số sơ đồ Cấu hình CE hồi tiếp 1) Zi = re/(1/β+Rc/Rf) Rc 2) Zo = Rc//Rf Rf + C1 + 3) A = -R /r C2 v c e Q1 4) Ai = βRf/(Rf+ βRc) ≈ Rf/Rc + nếu βRc >> Rf Rf + Khi r ≠∞ cần thêm r ro Rc o o *re β + + + trong công thức β*Ib
Cấu hình CC phâncựccố định Phân tích một sốsơ đồ C1 Rb + Re + Q1 C2 Sử dụng dạng sơ đồ sơ dạng Sử dụng Rb + β*re cho cấu hình CE hình cấu cho + Re + + β *Ib
Phân tích một số sơ đồ Cấu hình CC phân cực cố định 1) Zi = Rb || [βre+(β+1)Re] ≈ Rb || β(re+Re) Trở kháng vào cao 2) Zo = Re||re ≈ re vì Re >> re Trở kháng ra nhỏ 3) Av = Re/(Re+re) ≈ 1 Điện áp ra cùng pha và nhỏ hơn điện áp vào 1 chút => “mạch lặp emiter” 4) Ai = - βRb/[Rb+ β(re+Re)] Ứng dụng: phối hợp trở kháng.
Các phương pháp phân tích Phương pháp đồ thị Đặc tuyến vào ra transistor BJT mắc CE
Các phương pháp phân tích Phương pháp đồ thị Điểm làm việc Q và đường tải:  Điểm làm việc Q: điểm làm việc cố định trên đường đặc tuyến, được xác định bằng phân cực  Đường tải: hình vẽ của tất cả giá trị phối hợp có thể của IC and VCE.  2 loại đường tải: Đường tải tĩnh (chế độ 1 chiều): VCE = VCC-ICRC Đường tải động (chế độ xc): vce = VCC-ic(RC//RL) Dốc hơn so với đường tải tĩnh => ảnh hưởng đến điện áp ra
Các phương pháp phân tích Phương pháp đồ thị
Các phương pháp phân tích Phương pháp đồ thị Vị trí Q khi: Rc, Vcc, Ib lần lượt thay đổi
Các phương pháp phân tích Phương pháp đồ thị
Các phương pháp phân tích Phương pháp đồ thị  Tín hiệu vào: thay đổi dòng vào Δib bằng thay đổi Δvbe  Tín hiệu ra: thay đổi Δvce, Δic  Ai = io/ii = Δic/Δib  AV = vo/vi = Δvce/Δvbe  Zin = vi/ii = Δvbe/Δib  Zout = vo/io = Δvce/Δic
Các phương pháp phân tích Phương pháp đồ thị Ảnh hưởng của vị trí điểm Q (điều kiện 1 chiều) đến của tín hiệu xoay chiều ra  Điểm Q gần vùng cắt (cutoff): BJT sẽ rơi vào vùng cắt dù khi giá trị vào rất bé, dẫn tới cắt phần dương điện áp ra  Điểm Q gần vùng bão hoà (saturation): BJT rơi vào vùng bão hoà dễ dàng, dẫn tới cắt phần âm điện áp ra  Tín hiệu vào quá lớn gây ra cắt cả phần âm và dương điện áp ra
Đặc điểm kỹ thuật  Tên: 2N+số, ví dụ 2N4123, 2N2218  Thông số cơ bản: Tối đa: Uce, Ucb, Ueb, Ic, Pdis, T Đặc tính điện:  OFF chars.: điện áp đánh thủng của CE, CB, EB, Iccutoff, Iecutoff  ON chars.: DC β, Uce(sat), Ube(sat)  Tín hiệu nhỏ:current-gain – bandwidth product (β*f), small-signal β
Ảnh hưởng của các yếu tố kỹ thuật đến hoạt động thiết bị  Ảnh hưởng của cấu trúc BJT:  Vật liệu chế tạo: Ge, Si  Mức độ pha tạp  Kích thước BJT  Ảnh hưởng của tần số làm việc  Ảnh hưởng của thời gian sử dụng  Ảnh hưởng của độ ổn định nguồn  Ảnh hưởng của nhiệt độ
Các ảnh hưởng khác  Ảnh hưởng của tần số làm việc  Xét trong phần đáp ứng tần số  Ảnh hưởng của thời gian sử dụng  Ảnh hưởng của độ ổn định nguồn  Gây méo tín hiệu ra  Ảnh hưởng của cấu trúc BJT:  Vật liệu chế tạo: Ge, Si – Vbe, β,nhiệt độ  Mức độ pha tạp – áp, dòng, β,nhiệt độ  Kích thước BJT - dòng
Ảnh hưởng của nhiệt độ Nhiệt độ ảnh hưởng nhiều đến các tham số thiết bị Khi nhiệt độ tăng: . Hệ số β tăng . Dòng dò Icbo tăng . Điện áp Vbe giảm => gây ra sự không ổn định của mạch do sự dịch chuyển của điểm làm việc Q chất lượng tín hiệu ra giảm Đối với BJT chế tạo từ Si, β chịu ảnh hưởng nhiều của nhiệt độ
Hệ số ổn định  S(Ico)=ΔIc/ΔIcbo – ảnh hưởng nhiều đến BJT dùng Germani  S(Ube)=ΔIc/ΔUbe – ảnh hưởng ít  S(β)= ΔIc/Δβ – ảnh hưởng nhiều đến BJT dùng Silic Tổng ảnh hưởng đến dòng Ic ΔIc=S(Ico)* ΔIcbo+ S(Ube)*ΔUbe+ S(β)*Δβ
Ổn định hoạt động BJT  Hồi tiếp âm điện áp hoặc dòng điện  Làm mát - bằng quạt hoặc nước  Ổn định nguồn cung cấp  Chọn BJT thích hợp
Ổn định bằng hồi tiếp âm điện áp + *re β*Ib β Rc Rb C2 + + + Rc C1 Rb + + Q1 + Ro Re + Re + Ổn định chế độ một chiều bằng điện trở RE (hồi tiếp âm điện áp) IB = (VCC–UBE)/(RB+βRE) & IC = βIB
Ổn định bằng hồi tiếp âm điện áp  Zi = RB//β(re+RE)  Zo = RC  Av = -RC/(re+RE)  Ai = βRB/[RB + β(re+RE)] Trở kháng vào tăng nhưng hệ số khuếch đại điện áp giảm => sử dụng tụ để ngắn mạch RE ở chế độ xoay chiều
Sơ đồ dùng CE tụ ngắn mạchR C1 Rb + Re Rc Q1 + + C2 Ce C1 R2 R1 + + Re Rc Q1 + + E Ce C2
Bài tập  Chương 3: 3, 5, 11, 14, 21, 28, 30, 33  Chương 4: 5, 6, 7, 10, 11, 14, 19, 26, 28, 32, 33  Chương 7: 6, 8, 10, 23  Chương 8: 1, 4, 7, 11, 14, 15, 16, 19, 28
Chương 4: Mạch khuếch đại tín hiệu nhỏ sử dụng FET  Giới thiệu chung  Phân loại  JFET  MOSFET kênh có sẵn (Depletion MOS)  MOSFET kênh cảm ứng (Enhancement MOS)  Cách phân cực  Mạch khuếch đại tín hiệu nhỏ  Sơ đồ tương đương và tham số xoay chiều
Giới thiệu chung  Trở kháng vào rất lớn, nMΩ-n100MΩ  Được điều khiển bằng điện áp (khác với BJT)  Tiêu tốn ít công suất  Hệ số tạp âm nhỏ, phù hợp với nguồn tín hiệu nhỏ  Ít bị ảnh hưởng bởi nhiệt độ  Phù hợp với vai trò khóa đóng mở công suất nhỏ  Kích thước nhỏ, công nghệ chế tạo phù hợp với việc sử dụng để thiết kế IC
Phân loại  JFET-Junction Field Effect Transistor  Kênh N  Kênh P  MOSFET-Metal Oxide Semiconductor FET  Kênh có sẵn (Depletion MOS) :  Kênh N và P  Kênh cảm ứng (Enhancement MOS):  Kênh N và P
JFET  Cấu trúc  Hoạt động  Đặc tuyến  So sánh với BJT  Ví dụ, bảng tham số kỹ thuật
JFET – Cấu trúc
JFET – Hoạt động  VGS = 0, VDS>0 tăng dần, ID tăng dần
JFET – Hoạt động  VGS = 0, VDS = VP, ID = IDSS  VP điện áp thắt kênh (pinch-off)
JFET – Hoạt động  VGS 0, giá trị mức bão hòa của ID cũng giảm dần  VGS = VP, ID = 0
JFET – Đặc tuyến N-channel, IDSS = 8mA, VP = - 4V P-channel, IDSS = 6mA, VP = 6V
JFET – Kí hiệu
JFET 2N5457
Datasheet-2N5457 Rating Symbol Value Unit Drain-Source voltage VDS 25 Vdc Drain-Gate voltage VDG 25 Vdc Reverse G-S voltage VGSR -25 Vdc Gate current IG 10 nAdc 0 Device dissipation 25 C PD 310 mW Derate above 250C 2.82 mW/0C 0 Junction temp range TJ 125 C 0 Storage channel temp range Tstg -60 to C +150
Datasheet-2N5457-characteristics Characteristic Symbol Min Typ Max Unit VG-S breakdown V(BR)GSS -25 Vdc Igate reverse(Vgs=-15, Vds=0) IGSS -1.0 nAdc VG-S cutoff VGS(off) -0.5 -1.0 Vdc VG-S VGS -2.5 -6.0 Vdc ID-zero gate volage IDSS 1.0 3.0 5.0 mAdc Cin Ciss 4.5 7.0 pF Creverse transfer Crss 1.5 3.0 pF
MOSFET  Cấu trúc  Hoạt động  Đặc tuyến Chú ý: rất cẩn thận khi sử dụng so với JFET vì lớp oxit bán dẫn của MOS dễ bị đánh thủng do tĩnh điện
MOSFET – Cấu trúc N-channel depletion DMOS N-channel enhancement EMOS
MOSFET – Hoạt động N-channel DMOS N-channel EMOS VGS = 0, VDS > 0 VGS > 0, VDS > 0
DMOS – Đặc tuyến truyền đạt Tương tự như của JFET, đặc tuyến truyền đạt ID = f(VGS) tuân 2 theo phương trình Shockley: ID = IDSS(1 - VGS/VP) nhưng có thể hoạt động ở vùng VGS > 0, ID > 0
EMOS – Đặc tuyến truyền đạt  Phương trình đặc tuyến truyền đạt: 2 ID = k(VGS – VT) với điện áp mở VT > 0 (kênh N)  VGS < VT, ID = 0
MOSFET – Đặc tuyến truyền đạt P-channel depletion
MOSFET – Đặc tuyến truyền đạt P-channel enhancement
MOSFET – Kí hiệu DMOS EMOS
EMOS 2N4351
Datasheet-2N4351-EMOS Characteristic Symbol Min Max Unit VDS breakdown V(BR)DSX 25 Vdc ID-zero gate volage, IDSS 10 nAdc Vds=10V,Vgs=0, 25C – 150C 10 µAdc Igate reverse(Vgs=+-15, Vds=0) IGSS +-10 nAdc VDS on Voltage VDS(on) 1.0 V Cin(Vds=10V,Id=2mA,f=140kHz) Ciss 5.0 pF CDS(Vdsub=10V,f=140KHz) Crss 5.0 pF RDS(Vgs=10V,Id=0,f=1KHz) Rds(on) 300 ohms
VMOS  VMOS – Vertical MOSFET ,tăng diện tích bề mặt  Có thể hoạt động ở dòng lớn hơn vì có bề mặt tỏa nhiệt  Tốc độ chuyển mạch tốt hơn
CMOS  CMOS=Complementary MOSFET  pMOS và nMOS trên cùng một đế, hoạt động ở chế độ chuyển mạch ON/OFF  Giảm kích thước và công suất tiêu thụ, tăng tốc độ chuyển mạch  Hầu như chỉ dùng trong IC
So sánh FET-BJT BJT FET Điều khiển bằng dòng => Điều khiển bằng áp => ít tiêu hao công suất tiêu hao công suất Dòng ra và dòng vào quan Dòng ra và điện áp vào hệ tuyến tính quan hệ không tuyến tính Hệ số khuếch đại tốt hơn Trở kháng vào rất lớn, hệ số tạp âm nhỏ, phù hợp nguồn tín hiệu nhỏ Ít bị ảnh hưởng của nhiệt Chịu ảnh hưởng của nhiệt độ độ
Tổng kết
Phân cực  Phân cực cố định (Fixed bias)  Tự phân cực (Self bias)  Phân cực phân áp (Voltage divider bias)  Phân cực hồi tiếp (Feedback bias)
Phân cực Mối liên hệ giữa dòng điện và điện áp khi đặt FET ở chế độ khuếch đại Với tất cả các loại FET: IG = 0A ID = IS Với JFET và DMOS: 2 ID = IDSS(1 – VGS/VP) Với EMOS: 2 ID = k(VGS – VT) Quan hệ giữa dòng điện ra và điện áp vào là quan hệ phi tuyến => hay sử dụng phương pháp đồ thị
Phân cực  Phân cực cố định (Fixed bias): JFET  Tự phân cực (Self bias): JFET, DMOS  Phân cực phân áp (Voltage divider bias): JFET, DMOS, EMOS  Phân cực hồi tiếp (Feedback bias): EMOS
Phân cực cố định I = 0A Gọi là phân cực cố định G V = 0 vì điện áp VGS được cố S định bởi nguồn 1c VGG VGS = VG = - VGG 2 ID = IDSS(1-VGS/Vp)
Phân cực cố định 2 ID = IDSS(1-VGS/VP) Xây dựng đặc tuyến truyền đạt theo bảng giá trị sau: VGS ID 0 IDSS 0.3VP IDSS/2 0.5 IDSS/4 VP 0mA Phương trình đường tải Giao điểm của đặc tuyến VGS = - VGG truyền đạt và đường tải là điểm làm việc tĩnh
Ảnh hưởng nhiệt độ Trong thực tế, dòng rò IGSS tăng lên theo nhiệt độ nên không thể hoàn toàn bỏ qua new Q-point Điểm làm việc tĩnh dịch chuyển VGS = VGG + IGSS*RG
Ảnh hưởng nhiệt độ Nếu VGG=-1V và RG=1 MΩ. IGSS=10nA tại 25 C và tăng lên gấp đôi nếu nhiệt o o độ tăng 10 C. VGS tại nhiệt độ 125 C? Giải. new Q-point o -9 6 Tại 25 C, IGSS RG=10 10 = 1mV, có thể bỏ qua khi so với VGG= -1V (chính xác VGS= -999mV. o Nếu nhiệt độ tăng lên 125 C, dòng IGSS tăng lên 210 lần ( ≈103) 3 IGSS = 10 1nA =1µA I R = 1V GSS G Điểm làm việc Q dịch chuyển V = 0V và I = I GS D DSS đi rất nhiều so với thiết kế ban đầu ở nhiệt độ phòng
Tự phân cực Có điểm gì khác so với phân cực cố định? Tại sao gọi là tự phân cực? Vai trò của RS? Điện trở RG được coi như ngắn mạch? Có thể bỏ RG?
Tự phân cực Mạch vòng đầu vào: IG = 0 => VG = 0V VGS = - ISRS 2 ID = IDSS(1-VGS/Vp) Giải hệ trên để xác định điểm làm việc Q Hoặc xác định theo phương pháp đồ thị như hình bên Xem xét sự phụ thuộc nhiệt độ?
Phân cực kiểu phân áp Dòng IG = 0, điện áp vào VGS điều khiển dòng ra ID Sử dụng phổ biến, cho các loại FET
Phân cực kiểu phân áp VG = VDDR2/(R1+R2) Phương trình đường tải VGS = VG-IDRS (1) Giá trị RS thay đổi làm đường tải và điểm làm việc dịch chuyển Mối quan hệ bên trong của FET 2 ID = IDSS(1-VGS/VP) , (2) Giải hệ phương trình trên (1,2) hoặc xác định theo phương pháp đồ thị như hình bên
Phân cực kiểu phân áp VG = VDD* 10MΩ/(110MΩ+10MΩ) Phương trình đường tải: VGS = VG – IS*750Ω (1) Quan hệ dòng áp với DMOS: 2 ID = IDSS(1-VGS/VP) (2) Giải hệ (1,2) hoặc xác định theo phương pháp đồ thị Lưu ý, VGS có thể dương
Phân cực kiểu phân áp 2 Với DMOS: ID = IDSS(1-VGS/VP) VGS có thể dương
Phân cực kiểu phân áp Với EMOS: 2 ID = k(VGS-VT) k=IDon/(VGSon-VT)2
Phân cực kiểu phân áp Với EMOS: 2 ID = k(VGS-VT) 2 với k = IDon/(VGSon-VT) Vẽ đặc tuyến truyền đạt của EMOS
Phân cực kiểu hồi tiếp Mạch vào: IG = 0 => VG = VD
Phân cực kiểu hồi tiếp Mạch vào: IG = 0 => VG = VD Phương trình đường tải: VGS = VDS = VDD - RDID (1) Đặc tuyến truyền đạt của EMOS 2 ID = k(VGS - VT) , (2) 2 k=IDon/(VGSon-VT) Có thể sử dụng cho JFET? Giải hệ (1,2) hoặc xác định theo đồ thị
Ví dụ Xác định điểm làm việc Q (ID, VGS)
Ví dụ Xác định điểm làm việc Q (ID, VGS)
Ví dụ Thiết kế: Tính giá trị các điện trở với điểm làm việc Q có ID = 2.5mA
Mạch tín hiệu nhỏ sử dụng FET Cực G và S hở mạch vì trở kháng vào cực lớn (n100- n1000 MΩ) Trở kháng ra rd Nguồn dòng được điều khiển bởi điện áp với hệ số điều khiển gm mô tả quan hệ dòng ra phụ thuộc vào điện áp vào gm - hỗ dẫn truyền đạt
Hỗ dẫn truyền đạt gm = ∆ID / ∆VGS = d(ID(VGS)) – đạo hàm của phương trình đặc tuyến truyền đạt Ý nghĩa hình học: độ dốc đặc tuyến truyền đạt, thường xác định tại điểm làm việc Q
Hỗ dẫn truyền đạt Với JFET và DMOS, đặc tuyến truyền đạt tuân theo phương trình Shockley 2IDSS VGS gm 1 VP VP Khi VGS = 0: 2IDSS gm0 VP gm xác định tại điểm làm việc Q VGS gm gm0 1 VP
Cấu hình chung cực nguồn - CS Điện áp vào đưa đến chân G, điện áp ra lấy tại chân D (chân S nối đất) Phân cực kiểu cố định Chú ý khi phân tích:  Ngắn mạch các tụ nối  Ngắn mạch nguồn một chiều
Cấu hình chung cực nguồn - CS Zi = RG Zo = rd//RD ≈ RD nếu rd > 10RD AV = -gm(rD//RD) ≈ gmRD nếu rd > 10RD Quan hệ pha: điện áp ra và điện áp vào ngược pha nhau
Cấu hình chung cực nguồn - CS Điện áp vào đưa đến chân G, điện áp ra lấy tại chân D (chân S nối đất) Phân cực kiểu phân áp Chú ý khi phân tích:  Ngắn mạch các tụ nối  Ngắn mạch nguồn một chiều
Cấu hình chung cực nguồn - CS Zi = R1// R2 Zo = rd//RD ≈ RD nếu rd > 10RD AV = -gm(rD//RD) ≈ gmRD nếu rd > 10RD Quan hệ pha: điện áp ra và điện áp vào ngược pha nhau
Cấu hình chung cực nguồn - CS Không có tụ CS (unbypassed RS)
Cấu hình chung cực nguồn - CS Zi = RG Zo = RD/[1+gmRS+(RD+RS)/rd] AV = -gmRD/[1+gmRS+(RD+RS)/rD] Quan hệ pha: điện áp ra và điện áp vào ngược pha nhau
Cấu hình chung cực máng - CD Điện áp vào đưa đến chân G, điện áp ra lấy tại chân S Phân cực kiểu tự phân cực Chú ý khi phân tích:  Ngắn mạch các tụ nối  Ngắn mạch nguồn một chiều
Cấu hình chung cực máng - CD Zi = RG Zo = rd//RS//(1/gm) ≈ RS//(1/gm) nếu rd > 10RS AV = -gm(rd//RS)/[1+gm(rd//RS)] ≈ gmRS/[1+gmRS)] nếu rd > 10RS ≈ 1 nếu gmRS >> 1 Quan hệ pha: điện áp ra và điện áp vào cùng pha nhau
Cấu hình chung cực cửa - CG Điện áp vào đưa đến chân S, điện áp ra lấy tại chân D Phân cực kiểu tự phân cực Chú ý khi phân tích:  Ngắn mạch các tụ nối  Ngắn mạch nguồn một chiều
Cấu hình chung cực cửa - CG Zi = Rs//[(rd+RD)/(1+gmrd)] ≈ RS//(1/gm) nếu rd >10RD Zo = rd//RD ≈ RD nếu rd >10RD AV = [gmRD+ (RD/rd)]/[1+ RD/rd] ≈ gmRD nếu rd >10RD Quan hệ pha: điện áp ra và điện áp vào cùng pha nhau
Sơ đồ tương đương DMOS Tương tự như của JFET Lưu ý, với DMOS:  VGS có thể dương với loại kênh N và âm với loại kênh P  gm có thể lớn hơn gm0
Sơ đồ tương đương EMOS Tương tự với JFET và DMOS Lưu ý:  VGS luôn dương với loại kênh N và luôn âm với loại kênh P  gm = 2k(VGS – VT)
EMOS mắc chung cực nguồn Điện áp vào đưa đến chân G, điện áp ra lấy tại chân D, chân S nối đất Phân cực kiểu hồi tiếp Chú ý khi phân tích:  Ngắn mạch các tụ nối  Ngắn mạch nguồn một chiều
EMOS mắc chung cực nguồn
EMOS mắc chung cực nguồn Zi = (RF+rd//RD)/[1+gm(rd//RD)] ≈ RF/(1+gmRD) nếu rd >10RD, RF>>rd//RD Zo = RF//rd//RD ≈ RD nếu rd >10RD, RF>>rd//RD AV = gm RF//rd//RD ≈ gmRD nếu rd >10RD, RF>>rd//RD Quan hệ pha: điện áp ra và điện áp vào ngược pha nhau
Tổng kết
Tổng kết
Ứng dụng  Sử dụng trong mạch khuếch đại vi sai vì trở kháng vào cực lớn (1012Ω) và dòng một chiều vào cực nhỏ (30 pA).  Được kết hợp với BJT để chế tạo khuếch đại thuật toán BIFET vì những ưu điểm của FET được ứng dụng cho tầng đầu vào. (cũng có những loại opamp toàn FET)  Sử dụng như điện trở điểu khiển bởi điện áp (đặt FET hoạt động trong vùng Ohm)
Bài tập  Chương 5: 3, 5, 6, 9, 26, 34, 37  Chương 6: 1, 6, 12, 17, 19, 21, 23  Chương 9: 1, 5, 12, 17, 19, 23, 27, 32, 33, 37, 38, 43, 44
Ảnh hưởng của nguồn và tải  Giới thiệu  Mạng hai cửa (two-port system)  Trở kháng nguồn  Trở kháng tải  Tổng hợp  Ví dụ
Ảnh hưởng của nguồn và tải Hệ số khuếch đại của mạch biến đổi khi có thêm nguồn và tải: 0 AV = Vout / Vin – hệ số khuếch đại không tải L AV = VRL / Vin – hệ số khuếch đại có tải S AV = VRL / VS – hệ số khuếch đại có tải và nguồn Có 2 cách phân tích ảnh hưởng nguồn tải  Sơ đồ tương đương  Mô hình mạng 2 cửa
Mạng hai cửa (two-port system) Đã xác định các tham số xoay chiều ở điều kiện không có trở nguồn và trở tải 0 0 Zin, Zout, AV , Ai Khi đó, điện áp ra tại cửa ra hở mạch là: 0 Vo = AV * Vi
Mạng hai cửa (two-port system) Mô tả mạng hai cửa bằng các linh kiện tương đương, 0 0 vẫn đảm bảo bộ tham số xoay chiều (Zin, Zout, AV , Ai )
Mạng hai cửa (two-port system) Điện áp ra trên điện trở RL: 0 Vo = AV * Vi * [RL/(RL+Ro)] Hệ số khuếch đại điện áp L 0 AV = AV * [RL/(RL+Ro)] Khuếch đại điện áp nhỏ hơn khi không xét tải L 0 RL càng lớn, AV càng gần AV
Ảnh hưởng của trở kháng tải – Mô tả bằng đồ thị Phương trình đường tải tĩnh: VCE = VCC – IC*RC Phương trình đường tải động: VCE = VCC – IC*RC//RL
Ảnh hưởng của trở kháng tải RL nhỏ, RC//RL nhỏ => đường tải động dốc => điện áp ra nhỏ (phù hợp với phân tích giải tích trên mô hình mạng hai cửa)
Ảnh hưởng của trở kháng nguồn S 0 AV = AV * Ri /(Ri+RS) 0 AV – hệ số khuếch đại điện áp không nguồn, không tải Để hệ số khuếch đại điện áp lớn, trở kháng nguồn càng nhỏ càng tốt
Tổng hợp T 0 A V = A V[RL/(Ro+RL) ] [ RI /(RI+RS) ] Khi thiết kế mạch khuếch đại, nên chú ý để mạch có thể làm việc với dải rộng giá trị của trở kháng nguồn và tải
Ảnh hưởng của trở kháng nguồn và tải Mạch sử dụng BJT
Ảnh hưởng của trở kháng nguồn và tải Mạch sử dụng BJT
Ảnh hưởng của trở kháng nguồn và tải Mạch sử dụng BJT Trở kháng vào: Zi = βre Trở kháng ra: Zo = Rc Hệ số khuếch đại điện áp 0 Av = - Rc/re => AV = - (RL//Rc)/re
Ảnh hưởng của trở kháng nguồn và tải Mạch sử dụng FET  FET: vì các cực G and D, S được cách ly  RL không ảnh hưởng đến trở kháng vào Zi  Rs không ảnh hưởng đến trở kháng ra Z0
Ảnh hưởng của trở kháng nguồn và tải Mạch sử dụng FET
Ảnh hưởng của trở kháng nguồn và tải Mạch sử dụng FET  Trở kháng vào: Zi = RG  Trở kháng ra: Zo = RD  Hệ số khuếch đại điện áp 0 Av = - RD/re => AV = - (RL//RD)/re
Tổng kết
Ghép tầng nối tiếp  Tầng sau là tải của tầng trước  Tầng trước là nguồn của tầng sau  Hệ số khuếch đại điện áp tổng T AV = AV1 * AV2 *  Hệ số khuếch đại dòng điện tổng T T Ai = AV * Zi1 / RL
Bài tập Chương 10: 1, 2, 4, 5, 10,15, 17
Ảnh hưởng của trở kháng nguồn và tải Mạch sử dụng FET  FET: vì các cực G and D, S được cách ly  RL không ảnh hưởng đến trở kháng vào Zi  Rs không ảnh hưởng đến trở kháng ra Z0  Bài tập:  Chapter 10: 1, 2, 4, 5, 10,15, 17
Hồi tiếp  Giới thiệu  Phân loại  Kiểu điện áp nối tiếp  Kiểu điện áp song song  Kiểu dòng điện nối tiếp  Kiểu dòng điện song song
Giới thiệu  Đưa một phần điện áp ra về đầu vào  Hồi tiếp âm và hồi tiếp dương  Hồi tiếp dương: mạch tạo dao động  Hồi tiếp âm: ổn định hoạt động của mạch
Giới thiệu  Tác động của hồi tiếp âm  Giảm hệ số khuếch đại  Thay đổi trở kháng vào ra  Ổn định hệ số khuếch đại  Ổn định hoạt động  Mở rộng dải tần hoạt động  Giảm nhiễu
Phân loại  Dựa trên cách đưa tín hiệu ở đầu vào (nối tiếp/song song) và cách lấy tín hiệu ở đầu ra (điện áp/dòng điện)  Kiểu điện áp nối tiếp  Kiểu điện áp song song  Kiểu dòng điện nối tiếp  Kiểu dòng điện song song
Kiểu điện áp nối tiếp  A=Vo/Vi  β=Vf/Vo  Af=A/(1+βA)  Zif=Zi(1+βA)  Zof=Zo/(1+βA)
Kiểu điện áp nối tiếp
Kiểu điện áp nối tiếp  Af=A/(1+βA)  β=Vf/Vo=R2/(R1+R2)  Zif=Zi(1+βA)  Zof=Zo/(1+βA)
Kiểu điện áp song song  A=Vo/Ii  β=If/Vo  Af=Vo/Vs=A/(1+βA)  Zif=Zi/(1+βA)  Zof=Zo/(1+βA)
Kiểu điện áp song song  Af=A/(1+βA)  β=If/Vo=-1/R’  Zif=Zi/(1+βA)  Zof=Zo/(1+βA)
Kiểu dòng điện nối tiếp  A=Io/Vi  β=Vf/Io  Af=Io/Vs=A/(1+βA)  Zif=Zi(1+βA)  Zof=Zo(1+βA)
Kiểu dòng điện nối tiếp  A=Io/Vi  β=Vf/Io=RE  Af=Io/Vs=A/(1+βA)  Zif=Zi(1+βA)  Zof=Zo(1+βA)
Kiểu dòng điện song song  A=Io/Ii  β=If/Io  Af=Io/Is=A/(1+βA)  Zif=Zi/(1+βA)  Zof=Zo(1+βA)
Kiểu dòng điện song song A=Io/Ii β=If/Ie2=RE/(re+RE+Rf) Af=Io/Is=A/(1+βA)
Hệ số khuếch đại với hồi tiếp
Trở kháng với hồi tiếp
Băng thông với hồi tiếp
Bài tập  Chapter 18: 1, 2, 3, 4, 5
Mạ ch ghép  Ghép giữ a các t ầ ng khu ế ch đ ạ i  Ghép Cascode  Ghép Darlington  Mạ ch ngu ồ n dòng  Mạ ch dòng g ươ ng  Mạ ch khu ế ch đ ạ i vi sai
Ghép giữ a các t ầ ng khu ế ch đạ i  Ghép trự c ti ế p  Ghép dùng tụ  Ghép dùng biế n áp  Ghép dùng điệ n tr ở  Ghép điệ n quang
Ghép giữ a các t ầ ng khu ế ch đ ạ i Ghép trự c ti ế p  Trự c ti ế p ghép gi ữ a đ ầ u ra tầ ng tr ướ c và đ ầ u vào t ầ ng sau  Ưu:  Đơ n gi ả n  Không mấ t năng l ượ ng  Không méo  Băng thông rộ ng  Nhượ c:  Phả i chú ý ả nh h ưở ng DC giữ a các t ầ ng  Hay sử d ụ ng trong IC
Ghép giữ a các t ầ ng khu ế ch đ ạ i Ghép dùng tụ  Dùng tụ ghép đ ầ u ra t ầ ng tr ướ c và đ ầ u vào t ầ ng sau
Ghép giữ a các t ầ ng khu ế ch đ ạ i Ghép dùng tụ
Ghép giữ a các t ầ ng khu ế ch đ ạ i Ghép dùng tụ  Dùng tụ ghép đ ầ u ra t ầ ng tr ướ c và đ ầ u vào t ầ ng sau  Ưu:  Cách ly DC các tầ ng  Dùng tụ l ớ n tránh méo  Nhượ c:  Cồ ng k ề nh  Hạ n ch ế t ầ n s ố th ấ p  Sử d ụ ng trong m ạ ch riêng l ẻ  Tụ tuỳ thu ộ c vào t ầốủ n s c a tín hi ệ u. VD: v ớ i âm t ầụốầ n t n i t ng có trị s ố t ừ 1µF đ ế n 10 µF. T ụ Ce thườ ng ch ọ n t ừ 25µF đ ế n 50 µF
Ghép giữ a các t ầ ng khu ế ch đ ạ i Ghép biế n áp  Dùng nhiề u tr ướ c kia  Cách ly vào ra  Dễ ph ố i h ợ p tr ở kháng  Dả i t ầ n làm vi ệ c h ẹ p  Không tích hợ p đ ượ c  Cồ ng k ề nh  Đắ t =>ít dùng
Ghép giữ a các t ầ ng khu ế ch đ ạ i  Ghép dùng điệ n tr ở - th ườ ng dùng cùng C  Tăng trở kháng vào  Giả m tín hi ệ u vào  Tạ o m ứ c d ị ch đi ệ n áp  Phụ thu ộ c t ầ n s ố (khi dùng cùng C)  Ghép điệ n quang  Dùng cho nguồ n đi ệ n áp cao
Ghép Cascode  Hai transistor mắ c chung E và chung B đượ c n ố i trự c ti ế p  Đặ c bi ệ t đ ượ c s ử d ụ ng nhiề u trong các ứ ng dụ ng ở t ầ n s ố cao, ví dụ : m ạ ch khu ế ch đ ạ I dả I r ộ ng, m ạ ch khu ế ch đạ i ch ọ n l ọ c t ầ n s ố cao
Ghép Cascode  Tầ ng EC v ớ i h ệ s ố khu ế ch đ ạ i đi ệ n áp âm nh ỏ và tr ở kháng vào lớ n đ ể đi ệ n dung Miller đ ầ u vào nh ỏ  Phố I h ợ p tr ở kháng ở c ử a ra t ầ ng EC và c ử a vào t ầ ng BC  Cách ly tố t gi ữ a đ ầ u vào và đ ầ u ra: t ầ ng BC có t ổ ng tr ở vào nhỏ , t ổ ng tr ở ra l ớ n có tác d ụ ng đ ể ngăn cách ả nh h ưở ng c ủ a ngõ ra đế n ngõ vào nh ấ t là ở t ầ n s ố cao, đ ặ c bi ệ t hi ệ u qu ả v ớ I mạ ch ch ọ n l ọ c t ầ n s ố cao
Ghép Cascode  Mạ ch ghép Cascode thự c t ế : 1 AV = -1 => điệ n dung Miller ở đ ầ u vào nh ỏ 2 AV lớ n => h ệ s ố khu ế ch đạ i t ổ ng l ớ n
Ghép Darlington  Hai transistor cùng loạ i, hoạ t đ ộ ng nh ư mộ t transistor  Hệ s ố khu ế ch đ ạ i dòng điệ n t ổ ng r ấ t lớ n  Tổ ng tr ở vào r ấ t l ớ n
Ghép Darlington Phân cự c trans Darlington và s ơ đ ồ tươ ng đ ươ ng m ạ ch l ặ p emitter (hay sử d ụ ng trong m ạ ch công suấ t)
Ghép Darlington  Tổ h ợ p vào m ộ t package (hình vẽ )  Hoặ c xây d ự ng t ừ 2 transistor rờ i r ạ c (chú ý: T1 công suấ t nh ỏ , T2 công suấ t lớ n, Ic max là giớ i h ạ n c ủ a T2
Ghép Darlington - ứ ng d ụ ng  Nhạ y c ả m v ớ i dòng r ấ t nhỏ -> có th ể làm m ạ ch “touch-switch”  Mắ c ki ể u CC cho khuế ch đ ạ i công su ấ t vớ i yêu c ầ u ph ố i h ợ p trở kháng v ớ i t ả i có t ổ ng trở nh ỏ
Ghép Darlington bù  Tươ ng t ự ghép darlington  Hai transistor khác loạ i, hoạ t độ ng gi ố ng nh ư m ộ t BJT lo ạ i pnp  Hệ s ố khu ế ch dòng đi ệ n t ổ ng rấ t l ớ n
Mạ ch ngu ồ n dòng Bộ ph ậ n c ấ p dòng đi ệ n, mắ c song song v ớ i điệ n tr ở R, đ ượ c g ọ i là nộ i tr ở c ủ a ngu ồ n Nguồ n dòng đi ệ n lý t ưở ng khi R = ∞, và cung cấ p mộ t dòng đi ệ n là h ằ ng số
Mạ ch ngu ồ n dòng  Dòng cung cấ p ổ n đ ị nh và điệ n tr ở ngu ồ n r ấ t l ớ n  Sử d ụ ng BJT, ho ặ c FET, hoặ c k ế t h ợ p  ID , IC là dòng điệ n không đổ i đ ượ c c ấ p cho m ạ ch, nộ i tr ở ngu ồ n là đi ệ n tr ở ra củ a m ạ ch
Mạ ch dòng g ươ ng  Cung cấ p 1 ho ặ c nhi ề u dòng bằ ng 1 dòng xác đ ị nh khác. Chú ý không nhân ra quá nhiề u dòng  Sử d ụ ng ch ủ y ế u trong IC  Yêu cầ u: Q1, Q2 hoàn toàn giố ng nhau  I ≈ Ix=Vcc-VBE/Rx
Mạ ch khu ế ch đ ạ i vi sai  Mạ ch đ ố i x ứ ng theo đ ườ ng thẳ ng đ ứ ng, các ph ầ n t ử tươ ng ứ ng gi ố ng nhau v ề mọ i đ ặ c tính  Q1 giố ng h ệ t Q2, m ắ c ki ể u EC hoặ c CC  2 đầ u vào v1 và v2, có thể sử d ụ ng 1 hoặ c ph ố i h ợ p  2 đầ u ra va và vb, sử d ụ ng 1 hoặ c ph ố i h ợ p
Mạ ch khu ế ch đ ạ i vi sai  Đầ u vào cân b ằ ng, đ ầ u ra cân b ằ ng vin = v1 - v2 ; vout = va – vb  Đầ u vào cân b ằ ng, đ ầ u ra không cân b ằ ng vin = v1 - v2 ; vout = va  Đầ u vào không cân b ằ ng, đ ầ u ra cân b ằ ng vin = v1 ; vout = va – vb  Đầ u vào không cân b ằ ng, đ ầ u ra không cân b ằ ng vin = v1 ; vout = va
Mạ ch khu ế ch đ ạ i vi sai - hệ s ố khu ế ch đ ạ i vi sai và h ệ s ố tri ệ t tiêu đ ồ ng pha Chế đ ộ phân c ự c 1chi ề u: VB1 = VB2 => IC1 = IC2 = IE/2 => VC1 = VC2 Nế u vin = v1 – v2 => VB1+vin và VB2–vin => ic1 > ic2 => vout = vc1 - vc2 > 0 ⇒ khuế ch đ ạ i đi ệ n áp vi sai Nế u vin = v1 = v2 => VB1+vin và VB2+vin => ic1 = ic2 => vout = vc1 - vc2 = 0 ⇒ triệ t tiêu đi ệ n áp đ ồ ng pha
Mạ ch khu ế ch đ ạ i vi sai - hệ s ố khu ế ch đ ạ I vi sai và h ệ s ố tri ệ t tiêu đ ồ ng pha Phân tích bằ ng s ơ đ ồ t ươ ng đ ươ ng xoay chi ề u: vin = v1,v2=0 ; vout = va : Av=RC/2re vin = v1 - v2 ; vout = va - vb : Ad=RC/re (differential mode) vin = v1 = v2 ; vout = va : Ac = βRC/(βre+ 2(β+1)RE) (common mode) Nhậ n xét :  Tín hiệ u vào ng ượ c pha: khu ế ch đ ạ i l ớ n  Tín hiệ u vào cùng pha: khu ế ch đ ạ i nh ỏ ⇒ khả năng ch ố ng nhi ễ u t ố t ⇒ Tỉ s ố nén đ ồ ng pha (CMRR-Common mode rejection ratio) = Hệ s ố KĐ vi sai/H ệ s ố KĐ đ ồ ng pha ⇒ CMRR càng lớ n ch ấ t l ượ ng m ạ ch càng t ố t Vớ i KĐ ngõ ra không cân b ằ ng, T1, T2 vẫ n có tác d ụ ng tr ừ các tín hi ệ u nhi ễ u đồ ng pha hay ả nh h ưở ng c ủ a nhi ệ t đ ộ tác d ụ ng lên hai transistor
Mạ ch khu ế ch đ ạ i vi sai - nâng cao tính chố ng nhi ễ u  Có nguồ n dòng ổ n đ ị nh vớ i n ộ i tr ở r ấ t l ớ n -> ổ n đ ị nh nhi ệ t và gi ả m hệ s ố KĐ đ ồ ng pha -> tăng khả năng ch ố ng nhiễ u Nguồ n dòng cũng có th ể là mạ ch dòng g ươ ng
Mạ ch khu ế ch đ ạ i vi sai - nâng cao tính chố ng nhi ễ u  Sử d ụ ng “active loads” - mạ ch dòng g ươ ng ⇒ thiế t l ậ p dòng collector như nhau trên c ả hai transistor ⇒ tăng hệ s ố khu ế ch đ ạ i vi sai
Mạ ch khu ế ch đ ạ i vi sai - vấ n đ ề đi ệ n áp trôi  Ng/nhân: đặ c tính k ỹ thu ậ t c ủ a hai transistor không hoàn toàn giố ng nhau  Khắ c ph ụ c: Dùng đi ệ n tr ở RC không đố i xứ ng (bi ế n tr ở )
Mạ ch ghép  BT chươ ng 12: 1, 6, 11, 12, 15, 19, 21, 24, 26, 30
Khuế ch đ ạ i công su ấ t  Giớ i thi ệ u  Link kiệ n công su ấ t và đ ặ c tính  Các chế đ ộ ho ạ t đ ộ ng c ủ a t ầ ng KĐCS  Kiế n trúc t ầ ng KĐCS  Khuế ch đ ạ i công su ấ t ghép bi ế n áp, AC & DC  Nhiễ u trong KĐCS
Giớ i thi ệ u  Tầ ng KĐCS m ụ c đích đ ể ho ạ t đ ộ ng t ả i, v ớ i dòng qua tả i lên đ ế n vài ampre => không phả i là KĐ công su ấ t th ấ p (tín hi ệ u nh ỏ ) nh ư đã tìm hiể u trong các ch ươ ng tr ướ c  Hướ ng đ ế n h ệ th ố ng âm thanh trong nhà (VD: đài, âm ly)
Giớ i thi ệ u Hệ th ố ng âm thanh Hi-fi (High fidelity): khu ế ch đ ạ i tín hi ệ u âm thanh từ nhi ề u ngu ồ n khác nhau (đĩa CD, radio, micro) đ ư a ra mộ t loa (mono) ho ặ c 2 hay nhi ề u h ơ n (stereo)
Giớ i thi ệ u  Đầ u vào: nhi ề u m ứ c đi ệ n áp vào và tr ở kháng khác nhau VD:microphone – 0,5mV và 600Ω đĩa CD – 2V và 100Ω  Đầ u ra: có nhi ề u lo ạ i loa v ớ i m ứ c công su ấ t r ấ t khác nhau (từ vài W đ ế n vài trăm W). Tr ở kháng loa cũng có nhiề u m ứ c khác nhau, trong đó các giá tr ị 4, 8 và 16Ω tươ ng đ ố i ph ổ bi ế n
Giớ i thi ệ u  Tầ ng ti ề n khu ế ch đ ạ i (preamplifier): khu ế ch đ ạ i tín hiệ u vào đ ạ t m ứ c nh ư nhau v ớ i đáp ứ ng t ầ n s ố phẳ ng trong kho ả ng âm t ầ n (20Hz đ ế n 20kHz). Ngoài ra, có thêm bộ khu ế ch đ ạ i có chọ n l ọ c (equalizer) để tăng/gi ả m ph ầ n t ầ n th ấ p (bass), phầ n t ầ n cao (treble)  Tầ ng khu ế ch đ ạ i công su ấ t (power amplifier): khuế ch đ ạ i đi ệ n áp và dòng đi ệ n v ớ i đáp ứ ng t ầ n số ph ẳ ng trong vùng âm t ầ n
Giớ i thi ệ u  Yêu cầ u v ớ i t ầ ng KĐCS: 1. Cung cấ p công su ấ t đ ế n loa có t ả i xác đ ị nh trướ c 2. Hệ s ố KĐ đi ệ n áp ổ n đ ị nh, không b ị ả nh hưở ng b ở i t ả i 3. Nhiễ u th ấ p Tiêu chí (2) và (3): nên sử d ụ ng indicate that overall negative feedback should be used. The  closed-loop gain will then be determined by the ratio of resistor values and also  the output resistance, and the distortion figure will be substantially reduced when  feedback is applied.
Linh kiệ n công su ấ t & đ ặ c tính  Điố t  BJT công suấ t  MOSFET công suấ t  Thyristor (SCR-silicon controled rectifier)  Insulated-Gate Bipolar Transistor (IGBT)  Gate Turn-Off Thyristors  MOS-Controlled Thyristor (MCT)
Linh kiệ n công su ấ t & đ ặ c tính  Điố t công su ấ t: kh ả năng ch ị u dòng thu ậ n l ớ n (n100 A)  BJT công suấ t : P=nW – n*100 KW, f = 10KHz, npn => Transistor Darlington công suấ t: dòng bazơ nh ỏ  MOSFET công suấ t : điề u khi ể n b ằ ng đi ệ n áp vào (chuyể n m ạ ch)
Linh kiệ n công su ấ t & đ ặ c tính  BJT công suấ t: P=nW – n*100 KW, f = 10KHz, npn  Transistor Darlington công suấ t: dòng bazơ nhỏ
Tả n nhi ệ t trong transistor công suấ t  Công suấ t l ớ n nh ấ t ph ụ thu ộ c:  Công suấ t tiêu hao: PD=VCEIC  Nhiệ t đ ộ c ủ a l ớ p ti ế p giáp (Si:150-2000, Ge: 100- 1100)  PD(T1)=PD(T0)-(T1-T0)(hệ s ố suy gi ả m) => Sử d ụ ng t ả n nhi ệ t đ ể tăng công su ấ t c ự c đ ạ i  Sử d ụ ng không khí ( 100W)
Công suấ t, đi ệ n áp và dòng đi ệ n Tín hiệ u d ạ ng sin: u = Vmsin(wt) i = Imsin(wt) Công suấ t trên t ả i: 2 P = VmIm/2 = Vm /2R Hình vẽ U, I qua đi ệ n Tính theo điệ n áp đ ỉ nh-đ ỉ nh Vp-p trở R 2 P = Vp-p /8
Chế đ ộ ho ạ t đ ộ ng c ủ a KĐCS  Chế đ ộ A – dòng đi ệ n ch ạ y liên t ụ c trong mạ ch => tránh tính không tuy ế n tính do mạ ch chuy ể n đ ổ i ch ế đ ộ on và off  Chế đ ộ B – r ấ t ph ổ bi ế n (ch ế đ ộ AB)  Chế đ ộ C – linh ki ệ n d ẫ n trong kho ả ng d ướ i 50% thờ i gian, th ườ ng dùng trong m ạ ch radio kế t h ợ p v ớ i m ạ ch c ộ ng h ưở ng LC
Chế đ ộ ho ạ t đ ộ ng c ủ a KĐCS  Chế đ ộ D – chuy ể n m ạ ch gi ữ a m ứ c cao (on trong khoả ng th ờ i gian ng ắ n) và m ứ c th ấ p (off trong kho ả ng dài) liên tụ c v ớ i t ầ n s ố siêu âm, hi ệ u su ấ t bi ế n đ ổ i năng lượ ng r ấ t cao  Chế đ ộ E – đi ệ n áp ho ặ c dòng đi ệ n qua transistor nhỏ => công su ấ t tiêu hao th ấ p, s ử d ụ ng trong vô tuyế n  Chế đ ộ G – l ợ i d ụ ng đ ặ c tính c ủ a tín hi ệ u có m ộ t vài giá trị đ ỉ nh l ớ n nh ư ng giá tr ị trung bình không l ớ n, đ ể chuyể n m ạ ch m ứ c ngu ồ n s ử d ụ ng thích h ợ p => gi ả m tiêu hao năng lượ ng
Chế đ ộ ho ạ t đ ộ ng - Chế đ ộ A  Công suấ t ra nh ỏ (vài watt)  Tín hiệ u ra bi ế n đ ổ i trong 3600  Điể m làm vi ệ c Q thích hợ p  Hiệ u su ấ t th ấ p (<50% khi có hoặ c <25% khi không có ghép biế n áp)
Chế đ ộ ho ạ t đ ộ ng - Chế đ ộ A
Chế đ ộ ho ạ t đ ộ ng - Chế đ ộ A
Chế đ ộ ho ạ t đ ộ ng - Chế đ ộ A – Hi ệ u su ấ t  Công suấ t vào:  Là công suấ t m ộ t chi ề u: Pi(dc)=VCCICQ  Công suấ t ra: là công su ấ t xoay chi ề u  2 2 Po(ac)=VCE(rms)IC(rms)=Ic (rms)Rc=Vc (rms)/Rc  2 2 Po(ac)=VCE(p)IC(p)/2=Ic (p)Rc /2=Vc (p)/Rc  2 2 Po(ac)=VCE(p-p)IC(p-p) /8=Ic (p-p)Rc/8=Vc (p-p)/8Rc  Hiệ u su ấ t: η=P0(ac)/Pi(dc)*100%  Hiệ u su ấ t c ự c đ ạ i:  2 2 η=Pac/Pdc=(Vcc /8Rc)/(Vcc /2Rc)*100%=25%
Chế đ ộ A – ghép bi ế n áp  V2/V1=N2/N1  I2/I1=N1/N2
Chế đ ộ A – ghép bi ế n áp  Số vòng dây c ủ a bi ế n áp sẽ xác đ ị nh đ ườ ng tả i tĩnh  Trở kháng cu ộ n c ả m: lý thuyế t: 0 ohm thự c t ế : vài ohm  Po(ac)=(VCEmax-VCEmin) (ICmax-ICmin)/8  Pi(dc)=VccICq => Hiệ u su ấ t đ ạ i c ự c đ ạ i là 50%
Chế đ ộ ho ạ t đ ộ ng - Chế đ ộ B  Tín hiệ u ra bi ế n đ ổ i trong 1800  Phân cự c 1c x ấ p x ỉ m ứ c 0V  Ghép đẩ y-kéo: k ế t h ợ p 2 tầ ng t ươ ng t ự nhau, m ỗ i tầ ng d ẫ n trong m ộ t n ử a chu kỳ  Nhiễ u xuyên m ứ c r ấ t l ớ n  Hiệ u su ấ t <78.5%
Chế đ ộ ho ạ t đ ộ ng - Chế đ ộ B  Pi(dc)=VccIdc=Vcc(2/π)I(p)  2 2 Po(ac)=VL (rms)/RL=VL (p)/(2RL)  η=Po(ac)/Pi(dc)= (π/4)*(VL(p)/Vcc)*100%< π/4*100%=78.5%
Chế đ ộ B – M ạ ch đ ẩ y-kéo
Chế đ ộ B – M ạ ch đ ố i x ứ ng bù
Chế đ ộ B – M ạ ch đ ố i x ứ ng bù
Chế đ ộ B – M ạ ch đ ố i x ứ ng bù Complementary-symmetry Quasi-complementary push- push-pull circuit pull circuit
Chế đ ộ ho ạ t đ ộ ng - Chế đ ộ AB  Tươ ng t ự m ạ ch đ ẩ y-kéo ch ế đ ộ B  Mỗ i transistor d ẫ n trong kho ả ng h ơ n n ử a chu kỳ  Để gi ả m nhi ễ u xuyên m ứ c
Chế đ ộ ho ạ t đ ộ ng - Chế đ ộ C  Phân cự c đ ể d ẫ n ít h ơ n n ử a chu kỳ, chỉ d ẫ n c ả chu kỳ t ạ i tầ n s ố c ộ ng h ưở ng  Sử d ụ ng trong m ạ ch c ộ ng hưở ng, trong thông tin vô tuyế n  Hiệ u su ấ t l ớ n – typically 75- 80%  Thườ ng trong m ạ ch yêu c ầ u công suấ t không quá cao
Chế đ ộ ho ạ t đ ộ ng - Chế đ ộ D  Sử d ụ ng v ớ i tín hi ệ u xung – on trong kho ả ng thờ i gian ng ắ n, và off trong kho ả ng th ờ i gian dài  Sử d ụ ng trong m ạ ch s ố , ho ặ c tivi  Hiệ u su ấ t r ấ t cao – th ườ ng trên 90%
Chế đ ộ ho ạ t đ ộ ng - So sánh A AB B C D Chu kỳ hoạ t 3600 1800-3600 1800 90%
Kiế n trúc t ầ ng KĐCS Loạ i 3 t ầ ng:  Tầ ng “Transconductance”: đi ệ n áp vào, dòng điệ n ra  Tầ ng “transimpedance”: dòng điệ n vào, đi ệ n áp ra, t ầ ng khuế ch đ ạ i đi ệ n áp  Tầ ng ra: t ầ ng đ ệ m, h ệ s ố khuế ch đ ạ i đi ệ n áp b ằ ng 1
Kiế n trúc t ầ ng KĐCS Loạ i 2 t ầ ng  Tầ ng “transconductance”  Tầ ng 2: k ế t h ợ p t ầ ng khuế ch đ ạ i đi ệ n áp và đ ệ m ra
KĐCS ghép biế n áp Sử d ụ ng bi ế n áp ở đầ u vào và ra: Nặ ng, c ồ ng k ề nh, đắ t ti ề n và không tuyế n tính
KĐCS ghép AC & DC
KĐCS ghép AC & DC Ghép DC: Ghép AC:  Hai nguồ n cung  Mộ t ngu ồ n cung c ấ p cấ p đố i x ứ ng  Tín hiệ u ra không  Đi ệ n áp ra có có thành phầ n m ộ t thành phầ n m ộ t chiề u chiề u (kho ả ng ½ m ứ c nguồ n cung c ấ p)  Cầ n t ụ l ớ n m ắ c n ố i  Không cầ n t ụ ra tiế p v ớ i đầ u ra ngă n thành ph ầ n mộ t chi ề u
KĐCS ghép AC & DC – So sánh Ghép DC: Ghép AC:  Không cầ n t ụ l ớ n  Không bị trôi (đắ t ti ề n) thành phầ n m ộ t  Tránh đượ c nhi ễ u chiề u trong tín sinh ra do tụ hiệ u ra  No turnon thump  Không cầ n m ạ ch in principle bả o v ệ ch ố ng l ỗ i mộ t chi ề u  Easily prevent turnon thump
Nhiễ u  Nguyên nhân: các linh kiệ n không hoàn toàn tuyế n tính  Ghép xuyên  Use Fourier analysis  Harmonics  Fundamental frequency  Harmonic distortion  th %n harmonic distortion=%Dn=|An|/|A1|*100
Bài tậ p  Chapter 16: 1, 3, 4, 5, 12, 16, 18, 23
Giớ i thi ệ u  Tầ ng cu ố i, cung c ấ p công su ấ t ra t ả i  Dả i công su ấ t: 1W - 100W  Tham số quan tr ọ ng:  Khả năng ch ị u công su ấ t  Hiệ u su ấ t  Nhiễ u  Tả n nhi ệ t  Không hoạ t đ ộ ng ở ch ế đ ộ tuy ế n tính  Chế đ ộ ho ạ t đ ộ ng: A, B, AB, C, D