Bài giảng Thiết kế mạch tổ hợp - Nguyễn Quốc Cường

Nội dung text: Bài giảng Thiết kế mạch tổ hợp - Nguyễn Quốc Cường

1. Thi t k mch t hp Nguy n Qu c Cưng – 3i Ni dung •Mt s quy đnh khi vi t tài li u • Bi u đ th i gian ca các mch • Các PLD t hp • Các mch mã hĩa • Các mch gi i mã • Multiplexer • So sánh • Các mch s hc Combinational logic design 2
2. Tài li u tham kh o • Digital Design: Principles & Practices – John F Wakerly – Printice Hall Combinational logic design 3 Mt s quy đnh khi vi t tài li u •Sơ đ kh i • Ký hi u các gate •Mc tích cc cho các chân Combinational logic design 4
3. Sơ đ kh i • Th hi n các kh i ch c năng chính ca h th ng • Khơng quá chi ti t •C gng th hi n trong mt trang Combinational logic design 5 Combinational logic design 6
4. Combinational logic design 7 Ký hi u các gate Combinational logic design 8
5. các ký hi u tươ ng đươ ng s dng đnh lý DeMorgan Combinational logic design 9 Mc tích cc cho các chân • Th ưng quy đnh nu cĩ “vịng trịn nh ” đ ch tích cc mc th p •Nu khơng cĩ “vịng trịn nh ” thì hi u là tíchc cc mc cao Combinational logic design 10
6. • (a): nu c hai input = HIGH thì output = HIGH • (b): nu c hai input = HIGH thì output = LOW • (c): nu c hai input = LOW thì output = LOW Combinational logic design 11 • Tín hi u: –Nu cĩ hu t _L thì hi u là tích cc mc th p –Nu khơng cĩ ha a t _L thì hi u là tích cc mc cao Combinational logic design 12
7. Bi u đ th i gian • Bi u di n ho t đng ca các tín hi u là hàm ca th i gian •S dng các mũi tên đ ch quan h “nhân-qu ” ca các tín hi u trong mch Combinational logic design 13 Combinational logic design 14
8. Mch logic t hp PLD • PLD: Programmable Logic Device • Lo i PLD đu tiên đưc gi là PLA (Programmable Logic Arrays): –Mch logic t hp 2 tng AND-OR – ðc tr ưng bi: •S inputs: n •S output: m •S các tích: p (th ưng p nh hơn rt nhi u 2^n) –Tng hp các hàm logic theo ki u tng các tích Combinational logic design 15 Combinational logic design 16
9. • input ni vi mt buffer đ to ra: – chính tín hi u input (buffer) – bù ca input (inverter) • Các dây tín hi u đưc ni sn trong mch • X : dùng đ ký hi u nơi cĩ th thi t lp các kt ni hay khơng thơng qua các cột chì • Các input ca tng AND khi đ h (khơng ni vi buffer) s đưc thi t lp là HIGH • Các input ca tng OR khi đ h (khơng ni vi output ca tng AND) s đưc thi t lp là LOW Combinational logic design 17 Cách th hi n khác ca PALs Combinational logic design 18
10. ð th c hi n các hàm logic Combinational logic design 19 ð th c hi n các output là hng s Combinational logic design 20
11. • ð output = const = 0 nên s dng ph ươ ng pháp O2 hơn là O3: – Khi tt c input thay đi đng th i, O3 cĩ kh năng s chuy n 0
    1
    0 (glitch) Combinational logic design 21 PALs • PALs: Programmable Array Logic: – Ch cĩ mng AND là programmable –Mng OR là fixed • Ph bi n nh t là PAL16L8: – 64 hàng, 32 ct, 32 x 64 = 2048 ct chì –Mi AND gate cĩ 32 input ng vi 16 bi n và ph n bù ca các bi n
    PAL 16 L8 – 8 AND gate liên kt vi mt pin: • 7 AND gate đưc ni vi 7 input ca mt cng OR • AND th 8 đưc ni vi output-enable gate, nu AND = 1 thì output mi đưc đư a ra pin Combinational logic design 22
12. Combinational logic design 23 • PAL16L8 ch th c hi n đưc các hàm tng ca 7 tích ho c ít hơn • Trong sơ đ chân ca PAL16L8: cĩ 20 pin – 2 pin cho VCC và GND – 10 pin cho I1 đn I10 – 8 pin cho O1 đn O8 – ðc bi t: chân O2 đn O7 là shared: • Input • Output Combinational logic design 24
13. PLD vi cơng ngh bipolar Combinational logic design 25 • Hàng đu: các mch open-collector đưc ni vi nhau
    th c hi n ch c năng nh ư mt mng AND: – Ch mt output ca buffer là pull-low thì c ct đĩ s cĩ mc LOW – Các ct ni vi mt mch đo
    gp li nh ư mt mng NAND •Tươ ng t cho mng th hai
    NAND •Vi cu trúc NAND-NAND cĩ tác dng gi ng nh ư AND-OR Combinational logic design 26
14. • ð to s kt ni vi các ct
    s dng mt ct chì nh •Ct chì s đưc đt nĩng và làm bc hơi khi thi t lp mt đin áp c 20V đn 30V Combinational logic design 27 PLD vi cơng ngh CMOS Combinational logic design 28
15. • Vi c đt ct chì cho các ph n t đưc th c hi n ngay ti bưc ch to IC: – khơng linh ho t, cn đt hàng vi nhà sn xu t IC – hp vi các ng dng cĩ s lưng sn ph m ln • ð linh ho t hơn
    s dng EPLD (Erasable Programmable Logic Device) Combinational logic design 29 EPLD Combinational logic design 30
16. •Cc th ni (floating gate) ca MOS transistor: – Bao quanh bi các ch t cách đin – Ban đu khơng cĩ đin tích
    MOS transistor ho t đng bình th ưng: • nu input = LOW
    n-MOS transistor s “off” connected • nu input = HIGH
    n-MOS transistor s “on” • Khi cĩ đin áp cao đt vào nonfloating gate: – floating gate s nhi m đin tích âm do tác dng ca đin tr ưng mnh – đin tích âm vn b gi li ti floating gate khi b đin áp cao – đin tích âm ti floating gate
    ng ăn cn ho t đng ca MOS transistor: • nu input = LOW
    MOS transistor “off” disconnected • nu input = HIGH
    MOS transistor s vn “off” Combinational logic design 31 • ð xĩa tr ng thái “disconnected”: – Thi t lp đin áp trên nonfloating gate đin áp cao và ng ưc du
    đin tích trên floating gate s phĩng Combinational logic design 32
17. Các b gi i mã (decoder) • Gi i mã: bi n đi mã input sang mt mã khác output: – n input
    2n mã t hp, m output
    2m mã t hp – Th ưng n < m –B gi i mã s dng nhi u: •Mi t hp input s ng vi mt bit trong m bit output Combinational logic design 33 • Chân EN (Enable): – Tích cc: các t mã input s đưc ánh x đn các t mã output – Khơng tích cc: tt c các t mã input đu đưc gán đn mt t mã duy nh t đu ra Combinational logic design 34
18. 74x139 Combinational logic design 35 Combinational logic design 36
19. Combinational logic design 37 74x138 Combinational logic design 38
20. Combinational logic design 39 Combinational logic design 40
21. Combinational logic design 41 B gi i mã 7 thanh •B gi i mã 7 thanh: – input mã BCD – output điu khi n hi n th 7 thanh Combinational logic design 42
22. 74x49 Combinational logic design 43 Combinational logic design 44
23. B mã hĩa (encoder) • Mã hĩa: bi n đi mã input sang mt mã khác output: – n input
    2n mã t hp, m output
    2m mã t hp – Th ưng n > m –B gi i mã s dng nhi u: •Mi bit input s ng vi mt t hp ca m bit output Combinational logic design 45 Combinational logic design 46
24. Mã hĩa ưu tiên 74x149 Combinational logic design 47 Combinational logic design 48
25. Combinational logic design 49 Combinational logic design 50
26. Dn kênh (Multiplexer) • Multiplexer: – khĩa s ni n input ti đu ra ca nĩ ph thu c vào tín hi u điu khi n s – th ưng n = 2, 4, 8, – s = log 2(n) • Khơng nh ư dn kênh tươ ng t, dn kênh s ch cho tín hi u đi theo mt chi u: input
    output Combinational logic design 51 Combinational logic design 52
27. 74x151 Combinational logic design 53 Combinational logic design 54
28. 74x157 Combinational logic design 55 Combinational logic design 56
29. m rng nhi u multiplexer Combinational logic design 57 Demultiplexer •B tách kênh: ng ưc li vi Multiplexer – 1 input vi n output – s tín hi u ch n kênh output Combinational logic design 58
30. Multiplexer – Demultiplexer Combinational logic design 59 EXCLUSIVE OR • Exclusive OR (XOR) và XNOR Combinational logic design 60
31. th c hi n XOR Combinational logic design 61 Combinational logic design 62
32. Ki m tra ch n – l •Mt s ng dng (truy n tin) cn xem xét: – s bit 1 trong dãy s là ch n (even) ? – s bit 1 trong dãy s là l (odd) ? Combinational logic design 63 Combinational logic design 64
33. B so sánh •S dng trong các h th ng máy tính •S dng trong các giao di n thi t b đ ki m tra ID • So sánh 2 s nh phân: – So sánh bng ho c khơng bng
    comparator – So sánh bng, ln hơn, nh hơn
    magnitude comparator Combinational logic design 65 74x86 B so sánh bng và khơng bng (comparator) s dng 74x86 kt hp vi NOR (74x02) và NAND (74x00) Combinational logic design 66
34. 74x85 So sánh =, > , < (magnitude comparator) Combinational logic design 67 Combinational logic design 68
35. ni tng 74x85 Combinational logic design 69 B cng •B cng mt na (halft adder ): cng hai tốn hng X và Y 1 bit, kt qu ct trong 2 bit: – bit th p ca kt qu ký hi u HS (halft sum) – bit cao ca kt qu ky hi u CO (carry out) Combinational logic design 70
36. •B cng đy đ (full adder): dùng đ cng hai bit v trí bt kỳ trong dãy s ca s hng nhi u bit X và Y: –Cn cĩ bit carry-in ( đ nh n carry-out t bit th p) –Tng ct trong 2 bit: • bit th p ký hi u S • bit cao ký hi u là COUT Combinational logic design 71 b cng đy đ Combinational logic design 72
37. Ripple adder •Cng hai s nh phân n bit: –S dng full adder đ cng tng bit – n full adder đưc ni tng đ cng n bit Combinational logic design 73 ALU • ALU (Arithemetic and Logic Unit): Là mch t hp: – th c hi n các phép tính s hc và logic trên 1 ho c 2 bi n n bit: –La ch n ch đ ho t đng thơng qua các tín hi u điu khi n Combinational logic design 74
38. 74x181 Combinational logic design 75 Combinational logic design 76
39. • minus: tr (s hc) • plus: cng (s hc) Combinational logic design 77 B nhân • Tham kh o Combinational logic design 78
40. Combinational logic design 79