Giáo trình Cấu kiện điện tử - Dư Quang Bình

99 trang huongle 6370

Download

Bạn đang xem 20 trang mẫu của tài liệu "Giáo trình Cấu kiện điện tử - Dư Quang Bình", để tải tài liệu gốc về máy bạn click vào nút DOWNLOAD ở trên

Tài liệu đính kèm:

giao_trinh_cau_kien_dien_tu_du_quang_binh.pdf

Nội dung text: Giáo trình Cấu kiện điện tử - Dư Quang Bình

KHOA ÂIÃÛN TÆÍ - VIÃÙN THÄNG BÄÜ MÄN ÂIÃÛN TÆÍ CÁÚU KIÃÛN ÂIÃÛN TÆÍ Biãn soaûn: Dæ Quang Bçnh ÂAÌ NÀÔNG — 1998
CẤU KIỆN ĐIỆN TỬ 1 CHƯƠNG 1. VẬT LÝ BÁN DẪN 1.1 VẬT LIỆU ĐIỆN TỬ : Các vật liệu điện tử thường được phân chia thành ba loại: Các vật liệu cách điện, dẫn điện và vật liệu bán dẫn. Chất cách điện là loại vật liệu thường có độ dẫn điện rất kém dưới tác dụng của một nguồn điện áp đặt vào nó. Chất dẫn điện là loại vật liệu có thể tạo ra dòng điện tích khi có nguồn điện áp đặt ngang qua hai đầu vật liệu. Chất bán dẫn là một loại vật liệu có độ dẫn điện ở khoảng giữa của chất dẫn điện và chất cách điện Thông số chính được dùng để phân biệt 3 loại vật liệu là điện trở suất ρ , có đơn vị là Ω.cm. Như chỉ rỏ ở bảng 1.1, các chất cách điện có điện trở suất lớn hơn 105Ω.cm . ví dụ: kim cương [diamond] là một trong những chất cách điện tuyệt vời, nó có điện trở suất rất lớn: 1016 Ω.cm . Ngược lại, đồng đỏ nguyên chất [pure copper] là một chất dẫn điện tốt, có điện trở suất chỉ là 3x10−6 Ω.cm . Các vật liệu bán dẫn chiếm toàn bộ khoảng điện trở suất giữa chất cách điện và chất dẫn điện; ngoài ra, điện trở suất của vật liệu bán dẫn có thể được điều chỉnh bằng cách bổ sung thêm các nguyên tử tạp chất khác vào tinh thể bán dẫn. Bảng 1.1, cũng cho biết các giá trị điện trở suất điển hình của 3 loại vật liệu cơ bản. Mặc dù trong thực tế chúng ta đã làm quen với tính dẫn điện của đồng đỏ (đồng nguyên chất) và tính cách điện của mica, nhưng các đặc tính điện của các vật liệu bán dẫn như Gemanium (Ge) và Silicon (Si) có thể còn mới lạ, dĩ nhiên, vật liệu bán dẫn không chỉ có hai loại vật liệu này, nhưng đây là 2 loại vật liệu được sử dụng nhiều nhất trong sự phát triển của dụng cụ bán dẫn. BẢNG 1.1 Phân loại đặc tính dẫn điện của các vật liệu bằng chất rắn Chất dẫn điện Chất bán dẫn Chất cách điện ρ < 10−3Ω.cm 10−3 < ρ < 105Ω.cm 105Ω.cm < ρ Giá trị điện trở suất của các chất điển hình ρ = 3x10−6 Ω.cm ρ = 50 Ω.cm (germanium) ρ = 1012 Ω.cm (mica) (đồng đỏ ng. chất) ρ = 50x103Ω.cm (silicon) ρ = 1016 Ω.cm (kim cương) Các chất bán dẫn được tạo thành từ hai loại: Các chất bán dẫn đơn chất là các nguyên tố thuộc nhóm IV của bảng tuần hoàn các nguyên tố hóa học, (bảng 1.2). Mặt khác, các chất bán dẫn hợp chất có thể được hình thành từ các nguyên tố nhóm III và nhóm IV (thường gọi là hợp chất 3-5), hay nhóm II và nhóm VI (gọi là hợp chất 2-6). Chất bán dẫn hợp chất cũng bao gồm 3 nguyên tố, chẳng hạn như: Thủy ngân-Cadimi-telurit [mercury- cadmium-telluride]; Ga-Al-As [gallium- aluminum-arsenic]; Ga-In-Ar [gallium-indium-arsenic]; và Ga-In-P [gallium-indium- phosphide]. Theo lịch sử chế tạo các linh kiện bán dẫn thì Ge là một trong những chất bán dẫn đầu tiên được sử dụng. Tuy nhiên, Ge đã được thay thế một cách nhanh chóng bới Si dùng để chế tạo các dụng cụ bán dẫn quan trọng nhất hiện nay. Silicon có mức năng lượng độ rộng vùng cấm (Eg) lớn hơn so với Ge (xem bảng 1.3) nên cho phép sử dụng các linh kiện bán dẫn được chế tạo từ Si ở nhiệt độ cao hơn và sự dễ ôxi hóa để hình thành nên một lớp ôxit cách điện ổn định trên bán dẫn Silicon làm cho việc gia công, xử lý trên Si khi chế tạo các vi mạch (ICs) dể dàng hơn nhiều so với Ge. Tuy vậy, Ge vẫn có trong các cấu kiện bán dẫn hiện đại nhưng hạn chế hơn nhiều so với Si và một số chất bán dẫn khác. Ngoài chất bán dẫn bằng Silicon được dùng nhiều, còn có các chất bán dẫn như: GaAr [gallium- arsenic] và InP [Indium-phosphide] là những chất bán dẫn thông dụng hiện nay, đó là những vật liệu quan trọng nhất trong việc chế tạo các cấu kiện quang điện tử như: diode phát quang (LED), công nghệ Laser và các bộ tách sóng quang . v. v. . . BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 2 Bảng 1.3 Giới thiệu một số chất bán dẫn thường được sử dụng nhiều nhất để chế tạo các linh kiện bán dẫn. BẢNG 1.3 Các vật liệu bán dẫn Chất bán dẫn EG (eV) Chất bán dẫn EG (e V) Kim cương (diamond) 5,47 Gallium arsenide 1,42 Silicon 1,12 Indium phosphide 1,45 Germanium 0,66 Boron nitride 7,50 Thiếc (tin) 0,082 Silicon carbide 3,00 Cadimium selenide 1,70 Kim cương và Boron Nitride là những chất cách điện tuyệt vời ở nhiệt độ phòng, nhưng chúng cũng như Silicon Carbide có thể được dùng như những chất bán dẫn ở nhiệt độ rất cao ( 600o C ). Việc bổ sung một tỷ lệ nhỏ ( < 10 % ) Ge vào Si sẽ làm cho đặc tính của các dụng cụ bán dẫn thông thường được cải thiện. 1.2 MÔ HÌNH LIÊN KẾT ĐỒNG HÓA TRỊ Trong các chất, các nguyên tử có thể liên kết với nhau dưới 3 dạng cấu trúc như: Vô định hình [amorphous]; đa tinh thể [polycrystalline] và đơn tinh thể [single-crystal]. Các vật liệu vô định hình có cấu trúc hoàn toàn không có trật tự (hổn độn), ngược với vật liệu đa tinh thể bao gồm một số lượng lớn các tinh thể không hoàn chỉnh nhỏ kết hợp lại. Một loại vật liệu bất kỳ chỉ có duy nhất các cấu trúc tinh thể lặp lại (tuần hoàn) của cùng một loại nguyên tử được gọi là cấu trúc đơn tinh thể. Nhiều đặc tính rất hữu ích của các chất bán dẫn đều được tìm thấy ở các vật liệu đơn tinh thể ở dạng nguyên chất cao, chẳng hạn như: Silicon BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 3 thuộc nhóm IV của bảng tuần hoàn các nguyên tố hóa học, có bốn điện tử (electron) ở lớp ngoài cùng, gọi là 4 điện tử hóa trị. Vật liệu đơn tinh thể được hình thành bằng liên kết đồng hóa trị của mỗi nguyên tử Silicon với 4 nguyên tử Si lân cận gần nhất dưới dạng khối không gian ba chiều rất đều đặn như ở hình 1.1. Để đơn giản, ta chỉ xét các mô hình liên kết đồng hóa trị ở dạng hai chiều như hình 1.2. Sự liên kết bền vững giữa các nguyên tử bằng các điện tử hóa trị góp chung được gọi là liên kết đồng hóa trị. Mặc dù liên kết đồng hóa trị là lọai liên kết mạnh giữa các điện tử hóa trị và nguyên tử gốc của chúng nhưng các điện tử hóa trị vẫn có thể hấp thụ năng lượng đáng kể từ tự nhiên để bẽ gảy các liên kết đồng hóa trị và tạo ra các điện tử ở trạng thái tự do. Thuật ngữ “tự do” nói lên rằng sự di chuyển của các điện tử là rất nhạy cảm dưới tác dụng của điện trường do một nguồn điện áp hay sự chênh lệch nào đó về thế hiệu; các ảnh hưởng của năng lượng ánh sáng dưới dạng các photon; năng lượng nhiệt từ môi trường xung quanh. Ở nhiệt độ phòng, trong một cm3 vật liệu bán dẫn Si nguyên chất có khoảng1010 hạt tải điện tự do [free carrier]. Các điện tử tự do trong vật liệu bán dẫn do bản chất tương tự như các hạt tải điện cơ bản. Cững tại nhiệt độ phòng, trong một cm3 vật liệu Ge nguyên chất có khoảng 2,5x1013 hạt tải điện tự do. Tỷ lệ về số lượng các hạt tải điện tự do của Ge đối với Si lớn hơn 103 lần, điều này sẽ nói lên rằng Ge có độ dẫn điện tốt hơn ở nhiệt độ phòng, mặc dù vậy cả hai loại Ge và Si đều có độ dẫn điện rất kém ở trạng thái cơ bản. Lưu ý ở bảng 1.1, điện trở suất của Si và Ge cũng chênh lệch một tỷ lệ 1000:1, trong đó Si có điện trở suất lớn hơn, điều này là tất nhiên, vì điện trở suất tỷ lệ nghịch với độ dẫn điện. Khi tăng nhiệt độ ở một chất bán dẫn lên trên độ không tuyệt đối (0K) thì số lượng các điện tử hóa trị do hấp thụ năng lượng nhiệt đáng kể để bẻ gãy các liên kết đồng hóa trị tăng lên, làm tăng độ dẫn điện và chất bán dẫn có điện trở thấp. Do vậy, các vật liệu bán dẫn như Ge và Si sẽ có điện trở giảm khi nhiệt độ tăng tức là có hệ số nhiệt độ âm. Điều náy khác với các chất dẫn điện vì điện trở của nhiều chất dẫn điện tăng theo nhiệt độ do số lượng các hạt tải điện trong chất dẫn điện là không tăng đáng kể theo nhiệt độ, nhưng chúng sẽ dao động xung quanh vị trí cố định làm cản trở sự di chuyển của các điện tử khác, tức là làm cho điện trở tăng lên nên đối với các chất dẫn điện có hệ số nhiệt độ dương. Như vậy, Ở nhiệt độ gần độ 0 tuyệt đối, toàn bộ các điện tử định vị trong các mối liên kết đồng hóa trị góp chung giữa các nguyên tử theo dạng mãng và không có điện tử tự do để tham gia vào quá trình dẫn điện. Lớp ngoài cùng của nguyên BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 4 tử là đầy đủ và vật liệu giống như một chất cách điện. Khi tăng nhiệt độ, thì năng lượng nhiệt sẽ được bổ sung vào tinh thể, lúc này một vài liên kết sẽ bị bẻ gãy, giải phóng một lượng nhỏ điện tử cung cấp cho việc dẫn điện, như ở hình 1.3. Mật độ các điện tử tự do này được gọi là: mật độ các hạt tải điện cơ bản ni [intrinsic carrier density] ( cm−3) và được xác định tùy theo đặc tính của vật liệu và nhiệt độ như sau: 2 3 ⎛ EG ⎞ -6 ni = BT exp⎜− ⎟ cm (1.1) ⎝ kT ⎠ trong đó: EG là mức năng lượng độ rộng vùng cấm của chất bán dẫn, đơn vị đo là eV; k là hằng số Boltzmann, 8,62x10−5 (eV/ K); T là nhiệt độ tuyệt đối (oK); B là thông số tùy thuộc vật liệu, BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 5 chẳng hạn, đối với Si thì B =1,08x1031 (K-3. cm- 6). Mức năng lượng vùng cấm EG [bandgap energy] là mức năng lượng tối thiểu cần thiết để bẻ gãy một mối liên kết trong tinh thể bán dẫn để giải phóng một điện tử cho quá trình dẫn điện. Bảng 1.3 ở trên đã liệt kê các giá trị mức năng lượng vùng cấm của một số chất bán dẫn khác nhau. Mật độ các điện tử tự do được biểu diển bằng ký hiệu n ( số electron / cm3), và đối với vật liệu nguyên chất n = ni . Mặc dù ni là một đặc tính cơ bản của mỗi chất bán dẫn nhưng nó phụ thuộc rất nhiều vào nhiệt độ đối với tất cả các vật liệu. Hình 1.4 chỉ rõ sự thay đổi mạnh của mật độ hạt tải điện cơ bản theo nhiệt độ của Gemanium, Silicon, và Gallium Arsenide, tính từ biểu thức (1.2) với B = 2,31x1030 K−3.cm −6 cho Ge và B = 1,27x1029 K−3.cm−6 cho GaAr. Ví dụ 1.1: Hãy xác đinh giá trị của ni của Si ở nhiệt độ phòng (300K) ? ⎛ −1,12 ⎞ n2 = 1,08x1031 K−3.cm −6 ()300K 3 exp⎜ ⎟ = 4,52x1019 / cm6 i () ⎜ 5 ⎟ ⎝ ()8,62x10 eV / K ()300K ⎠ 9 3 hay ni = 6,73x10 / cm 10 3 Để đơn giản trong tính toán, ta lấy giá trị ni ≈ 10 / cm ở nhiệt độ phòng đối với Si. Mật độ các nguyên tử silicon trong mạng tinh thể vào khoảng 5x1022 / cm3 , so sánh với kết quả ở ví dụ 1.1, trên, suy ra rằng: ở nhiệt độ phòng, trong số xấp xỉ 1013 nguyên tử Si, thì chỉ có một mối liên kết bị bẻ gãy. Một loại hạt tải điện khác thực tế cũng được tạo ra khi liên kết đồng hóa trị bị bẻ gãy như ở hình 1.3. Khi một điện tử mang điện tích âm q = −1,602x10−19 C, di chuyển ra khỏi liên kết đồng hóa trị, thì nó sẽ để lại một khoảng trống [vacancy] trong cấu trúc liên kết bên cạnh nguyên tử silicon gốc. Khoảng trống phải có điện tích hiệu dụng dương: +q . Một điện tử từ liên kết lân cận có thể điền vào khoảng trống này và sẽ tạo ra một khoảng trống mới ở vị trị khác. Quá trình này làm cho khoảng trống di chuyển qua khắp các mối liên kết trong mạng tinh thể bán dẫn. Khoảng trống di chuyển giống như hạt tích điện có điện tích +q nên được gọi là lổ trống [hole]. Mật độ lỗ trống được ký hiệu là p (lỗ trống / cm3). Như vậy, có hai loại hạt tích điện được tạo ra đồng thời khi mỗi liên kết bị bẽ gảy: một điện tử và một lỗ trống, do đó đối với bán dẫn silicon nguyên chất ta có: n = ni = p (1.2) 2 ⇒ np = ni (1.3) Tích pn cho ở (1.3) chỉ đúng với điều kiện một chất bán dẫn ở điều kiện cân bằng nhiệt, mà trong đó, các đặc tính của vật liệu bán dẫn chỉ phụ thuộc vào nhiệt độ T, mà không có các dạng kích thích khác. Phương trình (1.3) sẽ không đúng đối với các chất bán dẫn khi có các kích thích ngoài như: điện áp, dòng điện hay kích thích bằng ánh sáng. 1.3 ĐIỆN TRỞ SUẤT CỦA BÁN DẪN SILICON NGUYÊN CHẤT. a) Dòng trôi trong các chất bán dẫn. Điện trở suất: ρ và đại lượng nghích đảo của điện trở suất là điện dẫn suất [conductivity]: σ là đặc trưng của dòng điện chảy trong vật liệu khi có điện trường đặt vào. Dưới tác dụng của điện trường, các hạt tích điện sẽ di chuyển hoặc trôi [drift] và tạo thành dòng điện được gọi là dòng trôi [drift current]. Mật độ dòng trôi j được định nghĩa như sau: j = Qv (C/cm3)(cm/s) = A/cm2 (1.4) trong đó: Q là mật độ điện tích; v là vận tốc của các điện tích trong điện trường. Để tính mật độ điện tích, ta phải khảo sát cấu trúc của tinh thể silicon bằng cách sử dụng cả hai mô hình liên kết đồng hóa trị và mô hình vùng năng lượng trong các chất bán dẫn. Đối với vận tốc của các hạt tải điện dưới tác dụng của điện trường ta phải xét độ linh động của các hạt tải điện. b) Độ linh động. [mobility] Như trên đã xét, các hạt tải điện trong các chất bán dẫn di chuyển dưới tác dụng của điện trường BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 6 đặt vào chất bán dẫn. Sự chuyển động này được gọi là sự trôi và tạo thành dòng điện chảy trong chất bán dẫn được hiểu là dòng trôi. Các điện tích dương trôi cùng chiều với chiều của điện trường, ngược lại các hạt mang điện tích âm trôi theo hướng ngược với chiều của điện trường. r Vận tốc trôi của các hạt tải điện vr (cm/s) tỷ lệ với điện trường E (V/cm); hằng số tỷ lệ được gọi là độ linh động µ , ta có: r r r r vn = −µn E và vp = µp E (1.5) r r trong đó: vn là vận tốc của các điện tử (cm/ s); vp là vận tốc của các lỗ trống (cm/s); 2 µn là độ linh động của điện tử, và có giá trị bằng 1350 cm /V.s ở bán dẫn Si nguyên chất. 2 µ p là độ linh động của lỗ trống, và có giá trị bằng 500 cm /V.s ở bán dẫn Si nguyên chất. Do quan niệm, các lỗ trống chỉ xuất hiện tại vị trí khi di chuyển qua các mối liên kết đồng hóa trị, nhưng các điện tử là tự do di chuyển trong khắp mạng tinh thể, vì vậy, có thể hiểu là độ linh động của lỗ trống thấp hơn so với độ linh động của điện tử, như biểu thị ở định nghĩa trong biểu thức (1.5). Chú ý rằng: quan hệ ở (1.5) sẽ không đúng tại các mức điện trường cao đối với tất các các chất bán dẫn bởi do vận tốc của các hạt tải điện sẽ đạt tới một giới hạn gọi là: vận tốc 7 trôi bão hòa vsat . Đối với bán dẫn Si, vsat vào khoảng 10 cm/s, khi điện trường vượt quá 3x104V/cm. c) Điện trở suất của bán dẫn Si sạch. Để đơn giản cho việc xác định mật độ dòng trôi của điện tử và lổ trống, ta giả sử dòng chảy theo một chiều để tránh ký hiệu véc tơ ở phương trình (1.4), ta có: drift jn = Qnvn = (−qn)(−µn E) = qnµn E drift 2 jp = Qpvp = (+qp)(+µp E) = qpµp E A/cm (1.6) 3 trong đó: Qn = (−qn) và Qp = (+qp ) là mật độ điện tích của điện tử và lổ trống (C/cm ) tương ứng. Tổng mật độ dòng trôi sẽ là: drift 2 jT = jn + jp = q(nµn + pµp )E = σ.E A/cm (1.7) Từ phương trình này sẽ xác định độ dẫn điệnσ : -1 σ = q.(nµn + pµp ) (Ω.cm) (1.8) Đối với bán dẫn Si nguyên chất, thì mật độ điện tích của điện tử được cho bởi Qn = −qni mặt khác mật độ điện tích của các lổ trống là Qp = +qni . Thay các giá trị của độ linh động của bán dẫn Si nguyên chất đã cho ở phương trình (1.5), ta có: σ = (1,60x10−19 )[(1010 )(1350) + (1010 )(500) = 2,96x10−6 (Ω.cm)-1 Từ định nghĩa điện trở suất ρ chính là nghịch đảo của điện dẫn suất σ , do vậy đối với bán dẫn Si nguyên chất ta có: BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 7 1 ρ = = 3,38 ×105 (Ω.cm) (1.9) σ Tra theo bảng 1.1, ta thấy rằng bán dẫn Si sạch có thể có đặc tính như một chất cách điện, mặc dù gần bằng với mức dưới của khoảng điện trở suất của chất cách điện. 1.4 BÁN DẪN TẠP CHẤT. a) Các tạp chất trong các chất bán dẫn. Trong thực tế, các ưu điểm của các chất bán dẫn thể hiện rỏ khi các tạp chất được bổ sung vào vật liệu bán dẫn nguyên chất, mặc dù với một tỷ lệ rất thấp tạp chất nhưng chất bán dẫn mới được tạo thành có ý nghĩa điều chỉnh đặc tính dẫn điện của vật liệu rất tốt. Quá trình như vậy BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 8 được gọi là sự pha tạp, và vật liệu tạo thành gọi là bán dẫn tạp. Sự pha tạp tạp chất sẽ cho phép làm thay đổi điện trở suất của vật liệu trong một khoảng rất rộng và định rỏ hoặc nồng độ điện tử hoặc nồng độ lổ trống sẽ điều chỉnh điện trở suất của vật liệu. Ở đây ta xét sự pha tạp vào bán dẫn Si nguyên chất mặc dù sự pha tạp này cũng được sử dụng giống như đối với các vật liệu khác. Các tạp chất thường được sử dụng nhiều là các nguyên tố thuộc nhóm III và nhóm V của bảng tuần hoàn các nguyên tố hóa học. * Các tạp chất Donor trong bán dẫn Si. Các tạp chất Donor dùng để pha tạp vào bán dẫn Si được lấy từ các nguyên tố thuộc nhóm nguyên tố thuộc nhóm V, có 5 điện tử hóa trị ở lớp ngoài cùng. Các nguyên tố thường được sử dụng nhất là Phosphorus, Arsenic và Antimony. Khi một nguyên tử donor thay thể một nguyên tử Silicon trong mạng tinh thể như mô tả ở hình 1.5, thì 4 trong số 5 điện tử của lớp ngoài cùng sẽ điền đầy vào cấu trúc liên kết đồng hóa trị với mạng tinh thể Silicon, điện tử thứ 5 liên kết yếu với nguyên tử donor nên chỉ cần một năng lượng nhiệt rất bé nó dể trở thành điện tử tự do. Như vậy, ở nhiệt độ phòng, chủ yếu một nguyên tử donor đóng góp một điện tử tự do cho quá trình dẫn điện, do đó mỗi nguyên tử donor sẽ trở nên bị ion hóa vì đã mất một điện tử và sẽ mang điện tích +q, tương đương như một điện tích cố định, không dịch chuyển trong mạng tinh thể. * Các tạp chất Acceptor trong bán dẫn Si. Các tạp chất Acceptor dùng để pha tạp vào bán dẫn Si được lấy từ các nguyên tố thuộc nhóm III, nếu so sánh số điện tử ở lớp ngoài cùng, thì nguyên tử nhóm III ít hơn một điện tử. Nguyên tố Boron là tạp chất chính thay thế nguyên tử Si ttong mạng tinh thể như hình 1.6(a). Do nguyên tử Boron chỉ có 3 điện tử ở lớp ngoài cùng nên sẽ tồn tại một khoảng trống trong cấu trúc liên kết. Khoảng trống này dễ cho một điện tử bên cạnh di chuyển vào, tạo ra một khoảng trống khác trong cấu trúc liên kết. Khoảng trống này được gọi là lổ trống có thể di chuyển qua khắp mạng tinh thể như mô tả ở hình 1.6(b) và (c) và lổ trống có thể đơn giản xem như một hạt tích điện có điện tích +q. Mỗi nguyên tử tạp chất sẽ trở thành ion do nó nhận một điện tử có điện tích - q , không di chuyển trong mạng như ở hình 1.6(b). b) Nồng độ điện tử và lỗ trống trong bán dẫn tạp. Đối với bán dẫn tạp bao gồm cả tạp chất donor và acceptor thì việc tính nồng độ điện tử và lỗ trống được xét như sau: Trong vật liệu bán dẫn đã được pha tạp, nồng độ của điện tử và lỗ trống là rất chênh lệch. Nếu n > p , thì vật liệu bán dẫn được gọi là bán dẫn tạp dạng n, và ngược lại nếu p > n, thì vật liệu được gọi là bán dẫn tạp dạng p. Hạt tải điện có nồng độ lớn hơn được gọi là hạt tải điện đa số, và hạt tải có nồng độ thấp hơn được gọi là hạt tải điện thiểu số. Để tính toán chi tiết mật độ điện tử và lỗ trống, ta cần phải biết nồng độ các tạp chất acceptor và donor : 3 N D là nồng độ tạp chất donor nguyên tử /cm 3 N A là nồng độ tạp chất acceptor nguyên tử /cm và bổ sung các điều kiện cần thiết sau: 1-Vật liệu bán dẫn phải trung hòa về điện tích, tức điều kiện là: tổng điện tích dương và điện tích âm là bằng không. Các ion donor và các lỗ trống mang điện tích dương, ngược lại, các ion acceptor và các điện tử mang điện tích âm. Vi vậy, điều kiện trung hòa về điện tích sẽ là: q(N D + p − N A − n) = 0 (1.10) 2-Tích của nồng độ điện tử và lỗ trống trong vật liệu bán dẫn nguyên chất đã cho ở biểu thức 2 (1.3) là: pn = ni có thể hiểu một cách lý thuyết vẫn đúng đối với bán dẫn tạp ở điều kiện cân bằng nhiệt và biểu thức (1.3) vẫn có giá trị cho một khoảng rất rộng của nồng độ pha tạp. * Đối với vật liệu bán dẫn tạp dạng-n. (N D > N A ) 2 Từ điều kiện pn = ni suy ra p và thay vào (1.10), ta có phương trình bậc hai của n: 2 2 n − (N D − N A )n − ni = 0 giải phương trình trên ta có: BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 9 (N − N ) ± (N − N )2 + 4n2 n2 n = D A D A i và p = i (1.11) 2 n Trong thực tế thì (ND − N A ) >> 2ni , nên có thể tính gần đúng: n ≈ (ND − N A ). Công thức (1.11) được dùng khi N D > N A . * Đối với vật liệu bán dẫn tạp dạng-p. (N A > N D ) Đối với trường hợp khi N A > N D , thay n vào (1.10) và giải phương trình bậc hai cho p ta có: (N − N ) ± (N − N ) + 4n2 n2 p = A D A D i và n = i (1.12) 2 p Trở lại với trường hợp thường dùng: (N A − N D ) >> 2ni nên: p ≈ (N A − N D ) . Biểu thức (1.12) sẽ được sử dụng khi N A > N D . Do những hạn chế của việc điều chỉnh quá trình pha tạp trong thực tế, nên mật độ các tạp chất có thể đưa vào mạng tinh thể Silicon chỉ trong khoảng xấp xỉ từ 1014 đến 1021 nguyên tử /cm3. Vì vậy, N A và N D thường lớn hơn rất nhiều so với nồng độ các hạt tải điện cơ bản trong bán dẫn Silicon ở nhiệt độ phòng. Từ các biểu thức gần đúng trên, ta thấy rằng mật độ các hạt tải điện đa số được quyết định trực tiếp bởi nồng độ tạp chất thực tế : p ≈ (N A − N D ) đối với N A > N D hoặc: n ≈ (N D − N A ) đối với: N D > N A . Như vậy: ở cả bán dẫn tạp dạng-n và bán dẫn tạp dạng-p, nồng độ hạt tải điện đa số được thiết lập bởi nhà chế tạo bằng các giá trị nồng độ tạp chất N A và N D và do đó không phụ thuộc vào 2 nhiệt độ. Ngược lại, nồng độ các hạt tải điện thiểu số, mặc dù nhỏ nhưng tỷ lệ với ni và phụ thuộc nhiều vào nhiệt độ. 1.5 MÔ HÌNH VÙNG NĂNG LƯỢNG. Mô hình vùng năng lượng trong chất bán dẫn đưa ra một quan điểm rõ ràng hơn về quá trình phát sinh cặp điện tử-lỗ trống và sự điều chỉnh nồng độ các hạt tải điện bằng các tạp chất. Theo cơ học lượng tử thì với cấu trúc tinh thể có tính trật tự cao của một nguyên tố bán dẫn sẽ hình thành các khoảng lượng tử có tính chu kỳ ở các trạng thái năng lượng cho phép và cấm của các điện tử quay xung quanh các nguyên tử trong tinh thể. Hình 1.7 mô tả cấu trúc vùng năng lượng trong bán dẫn, trong đó vùng dẫn và vùng hóa trị tượng trưng cho các trạng thái cho phép tồn tại của các điện tử. Mức năng lượng EV tương ứng với đỉnh của vùng hóa trị và tượng trưng cho mức năng lượng có thể cho phép cao nhất của một điện tử hóa trị. Mức năng lượng EC tương ứng với đáy của vùng dẫn và tượng trưng cho mức năng lượng của các điện tử có thể có được thấp nhất trong vùng dẫn. Mặc dù, các dải năng lượng mô tả ở hình 1.7, là liên tục nhưng thực tế, các vùng năng lượng bao gồm một số lượng rất lớn các mức năng lượng rời rạc có khoảng cách sít nhau. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 10 Các điện tử không được phép nhận các giá trị năng lượng nằm giữa EC và EV . Sự chênh lệch giữa hai mức EC và EV được gọi là mức năng lượng vùng cấm EG , ta có: EG = EC − EV (1.13) Bảng 1.3 ở trên đã giới thiệu mức năng lượng vùng cấm của môt số chất bán dẫn. a) Sự phát sinh cặp điện tử-lỗ trống ở bán dẫn nguyên chất. Khi bán dẫn Silicon ở nhiệt độ rất thấp (≈ 0K), thì các trạng thái năng lượng ở vùng hóa trị hoàn toàn được điền đầy các điện tử, và các trạng thái vùng dẫn là hoàn toàn trống, như mô tả ở hình 1.8. Chất bán dẫn trong trường hợp này sẽ không có dòng dẫn khi có điện trường đặt vào. Không có các điện tử tự do trong vùng dẫn và không có các lỗ trống tồn tại trong vùng hóa trị điền đầy hoàn toàn để tạo ra dòng điện. Mô hình vùng năng lượng ở hình 1.8, tương ứng trực tiếp với mô hình liên kết đầy đủ như ở hình 1.2. Khi nhiệt độ tăng lên trên 0K, năng lượng nhiệt sẽ được bổ sung vào mạng tinh thể, một vài điện tử nhận được đủ năng lượng cần thiết vượt quá mức năng lượng của độ rộng vùng cấm và sẽ nhảy từ vùng hóa trị vào vùng dẫn, như mô tả ở hình 1.9. Mỗi điện tử nhãy qua vùng cấm sẽ tạo ra một cặp điện tử - lỗ trống. Tình trạng phát sinh cặp điện tư - lỗ trống này tương ứng trực tiếp với hình 1.3, ở trên. b) Mô hình vùng năng lượng đối với bán dẫn tạp. Hình 1.10, và 1.12, là mô hình vùng năng lượng của vật liệu ngoại lai, đó là các nguyên tử donor và / hoặc nguyên tử acceptor. Ở hình 1.10, nồng độ các nguyên tử donor N D đã được bổ sung vào bán dẫn. Các điện tử dư ở các nguyên tử donor đưa vào bán dẫn Si sẽ được định vị trên các mức năng lượng mới trong phạm vi vùng cấm tức là tại các mức năng lượng donor ED gần với đáy của vùng dẫn. Giá trị của ( EC − ED ) của nguyên tử Phosphorus (P) vào khoảng 0,045 eV, do vậy chỉ cần một năng lượng nhiệt rất nhỏ để đẩy các điện tử dư từ vị trí donor vào vùng dẫn. Mật độ các điện tử ở các trạng thái năng lượng trong vùng dẫn cao hơn xác suất tìm kiếm một điện tử ở trạng thái donor hầu như bằng không, ngoại trừ các vật liệu pha tạp đậm ( N D lớn) hoặc tại nhiệt độ rất thấp. Như vậy, ở nhiệt độ phòng, chủ yếu toàn bộ các điện tử có trạng thái năng lượng donor được tự do để tham gia quá trình dẫn điện. Hình 1.10, tương ứng với mô hình liên kết ở hình 1.5. Trong hình 1.11, một lượng tạp chất acceptor (chất nhận) thuộc nhóm 3, có nồng độ N A đã được bổ sung vào bán dẫn. Các nguyên tử acceptor đưa vào sẽ tạo ra các mức năng lượng mới trong vùng cấm tại các mức năng lượng acceptor EA gần với đỉnh của vùng hóa trị. Giá trị ( EA − EV ) của Boron (B) trong bán dẫn Si xấp xỉ 0.044 eV, và chỉ cần lấy năng lượng nhiệt rất nhỏ để đẩy các điện tử từ vùng hóa trị lên các mức năng lượng acceptor. Ở nhiệt độ phòng, chủ yếu toàn bộ các vị trí acceptor là được điền đầy, và cứ một điện tử được đẩy lên mức acceptor sẽ tạo ta một lỗ trống tức là hạt tải điện tự do để tham gia vào quá trình dẫn điện. Hình 1.11 tương ứng với mô hình liên kết ở hình 1.6(b). b) Các chất bán dẫn bù trừ. Trạng thái của một bán dẫn bù trừ bao gồm cả hai loại tạp chất acceptor và donor được mô tả ở hình 1.12 cho trường hợp mà trong đó có các nguyên tử donor nhiều hơn nguyên tử acceptor. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 11 Các điện tử sẽ tìm các trạng thái năng lượng thấp có sẵn và chúng sẽ rơi xuống từ các vị trí donor để điền đầy toàn bộ vào các vị trí acceptor có sẵn. Nồng độ điện tử tự do còn lại cho bời n = (N D − N A ). 1.6. ĐỘ LINH ĐỘNG VÀ ĐIỆN TRỞ SUẤT TRONG BÁN DẪN TẠP. Việc đưa các tạp chất vào một chất bán dẫn chẳng hạn như Silicon, thực sự làm giảm độ linh động của các hạt tải điện trong vật liệu. Các nguyên tử tạp chất có sự khác nhẹ về kích thước so với các nguyên tử Si mà chúng thay thế vì thế phá vở tính chu kỳ của mạng tinh thể. Ngoài ra, các nguyên tử tạp chất là được ion hóa và tương ứng với các vùng điện tích được xác định mà trong đó sẽ không có tinh thể gốc (Si). Hai ảnh hưởng đó sẽ làm cho các điện tử và các lỗ trống phân tán khi chúng di chuyển trong bán dẫn cũng như làm giảm độ linh động của các hạt tải điện trong tinh thể. Hình 1.13 cho biết sự phụ thuộc của độ linh động vào tổng mật độ tạp chất pha tạp N = (N A + N D ) ở bán dẫn Silicon, trong đó độ linh động giảm mạnh khi mức pha tạp trong tinh thể bán dẫn tăng lên. Độ linh động trong các vật liệu pha tạp đậm đặc thấp hơn nhiều so với độ linh động trong vật liệu pha tạp loãng. Ví dụ 1.2: Hãy tính điện trở suất của bán dẫn Si được pha tạp với mật độ donor 15 3 ND = 2x10 / cm và (N A = 0) . BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 12 Giải: Trong trường hợp này, ta có N D > N A và lớn hơn nhiều so với ni , vì vậy: n2 n = N = 2x1015 điện tử /cm3; và p = i = 1020 / 2x1015 = 5x104 lỗ trống/cm3. Bởi vì, D n n > p nên đây là bán dẫn Si tạp dạng n. Từ đồ thị ở hình 1.13, ta có độ linh động của điện tử và lỗ trống ứng với nồng độ tạp chất: 2x1015 / cm3 là: 2 2 µn = 1260cm / V.s và µp = 460cm / V.s Độ dẫn điện và điện trở suất sẽ là: σ = 1,6x10−19[(1260)(2x1015 ) + (460)(5x104 )] = 0,403(Ω.cm)−1 , suy ra: ρ = 2,48Ω.cm So sánh điện trở suất ở kết quả trên với điện trở suất của bán dẫn Si tinh khiết, ta thấy rằng: việc đưa một phần rất nhỏ tạp chất vào mạng tinh thể Si sẽ làm thay đổi điện trở suất khoảng105 lần, tức là làm thay đổi vật liệu từ một chất cách điện thành chất bán dẫn có giá trị điện trở suất nằm ở khoảng giữa dải điện trở suất của chất bán dẫn. Sự pha tạp tạp chất cũng sẽ quyết định một trong hai loại vật liệu bán dẫn tạp dạng n hoặc p và các biểu thức đơn giản có thể được dùng để tính độ dẫn điện của nhiều loại vật liệu bán dẫn tạp. Lưu ý rằng: µn n >> µp p trong biểu thức tính độ dẫn điện σ ở ví dụ 1.2 sẽ đúng cho vật liệu bán dẫn tạp dạng n ở các mức pha tạp thường gặp, và đối với vật liệu bán dẫn tạp dạng p thì: µp p >> µn n . Vì vậy, nồng độ các hạt tải điện đa số sẽ điều chỉnh độ dẫn điện của vật liệu: σ ≈ qµn n ≈ qµn (N D − N A ) âäúi våïi váût liãûu baïn dáùn - n (1.14) σ ≈ qµp p ≈ qµp (N A − N D ) âäúi våïi váût liãûu baïn dáùn - p Ví dụ 1.3: Một mẫu vật liệu Si tạp dạng n có điện trở suất 0,054 Ω.cm. Biết mẫu Si chỉ có một loại tạp chất donor. Tính nồng độ tạp chất donor N D ? Giải: Đối với bài toán này cần phải giải bằng phương pháp: thử - sai lặp lại [iterative trial-error]; đây là một ví dụ về một kiểu bài toán thường gặp trong kỹ thuật. Vì điện trở suất nhỏ, nên để chắc chắn ta giả thiết rằng: σ σ = qµ n = qµ N và µ N = n n D n D q Ta biết rằng µn là một hàm số của nồng độ pha tạp ND , mà chỉ phụ thuộc dưới dạng đồ thị. Việc giải đòi hỏi sự thăm dò sai số-thử lặp lại bao gồm cả các ước lượng về toán và đồ thị. Để giải bài toán, ta cần phải thiết lập một tiến trình hợp lý các bước mà trong đó sẽ chọn một thông số cho phép chúng ta đánh giá các thông số khác để đạt đến lời giải. Phương pháp giải bài toán này là: 1. Chọn một giá trị của N D . 2. Tìm µn ở đồ thị của độ linh động 3. Tính µn N D . 4. Nếu µn N D không chính xác, thì quay lại bước 1. Dĩ nhiên, chúng ta hy vọng có thể tiến hành chọn để đạt đến kết quả sau một vài phép thử. σ Đối với bài tập này ta có: = (0,054x1,6x10−19 )−1 = 1,2x1020 (V.s.cm)−1 q Số thứ tự ND µn µn N D phép thử (cm-3) (cm2/ V.s) (V.s.cm)-1 1 1x1016 1100 1,1x1019 2 1x1018 350 3,5x1020 3 1x1017 710 7,1x1019 4 5x1017 440 2,2x1020 5 4x1017 470 1,9x1020 6 2x1017 580 1,2x1020 BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 13 17 3 Sau 6 lần thử lặp lại, ta tìm được N D = 2x10 nguyên tử donor/cm . 1.7 DÒNG KHUYẾCH TÁN VÀ DÒNG TỔNG. a) Dòng khuyếch tán. Như đã giải thích ở trên, ta biết rằng nồng độ điện tử và lỗ trống trong chất bán dẫn được quyết đinh bởi nồng độ tạp chất pha tạp N A và N D ; ở đây ta ngầm giả thiết rằng sự pha tạp trong chất bán dẫn là đồng nhất, nhưng vấn đề này là không thể có. Các thay đổi trong việc pha tạp là thường gặp trong các chất bán dẫn và sẽ có các độ chênh lệch [gradient] ở các nồng độ điện tử và lỗ trống. Gradien về nồng độ các hạt tải điện tự do này sẽ dẫn đến một cơ chế dòng điện khác được gọi là dòng khuyếch tán [diffusion]. Các hạt tải điện tự do có khuynh hướng di chuyển (khuyếch tán) từ vùng có nồng độ cao đến vùng có nồng độ thấp. Gradient một chiều đơn giản của nồng độ điện tử và lỗ trống được mô tả ở hình 1.14. Gradient trong hình là dương theo chiều + x nhưng sự khuyếch tán các hạt tải điện theo chiều - x, từ nơi có nồng độ cao sang nơi có nồng độ thấp. Vì vậy, mật độ dòng khuyếch tán sẽ tỷ lệ với âm gradient hạt tải điện: diff ⎛ ∂p ⎞ ∂p ⎫ jp = (+q)Dp ⎜− ⎟ = −qDp ⎪ ⎝ ∂x ⎠ ∂x ⎪ 2 ⎬ A/cm (1.15) diff ⎛ ∂n ⎞ ∂n⎪ jn = (−q)Dn ⎜− ⎟ = +qDn ⎝ ∂x ⎠ ∂x ⎭⎪ Các hằng số tỷ lệ Dp và Dn được gọi là hệ số khuyếch tán của điện tử và lổ trống, có đơn vị là (cm2/s). Độ khuyếch tán và độ linh động có quan hệ với nhau bởi hệ thức Einstein: D kT Dp n = = (1.16) µn q µp Đai lượng (kT/ q = VT) được gọi là thế nhiệt VT, có giá trị xấp xỉ 0.025V ở nhiệt độ phòng. Thông số VT thường được dùng trong các phần nội dung của môn học. b) Dòng tổng. Thông thường, dòng điện trong bán dẫn có hai thành phần: dòng trôi và dòng khuyếch tán. Mật T T độ dòng trôi tổng của điện tử và lỗ trống jn và jp có thể được xác định bằng cách cộng các thành phần dòng trôi và dòng khuyếch tán tương ứng của mỗi loại từ biểu thức (1.6) và (1.15), ta có: ∂n ⎫ jT = qµ nE + qD n n n ∂x ⎪ ⎬ (1.17) T ∂p⎪ jp = qµp pE − qDp ∂x ⎭⎪ Thay hệ thức Einstein từ (1.16) vào biểu thưc (1.17), ta có: BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 14 T ⎛ 1 ∂n ⎞ ⎫ jn = qµn n⎜ E +VT ⎟ ⎪ ⎝ n ∂x ⎠ ⎪ ⎬ (1.18) T ⎛ 1 ∂p ⎞⎪ jp = qµp p⎜ E −VT ⎟ ⎝ p ∂x ⎠⎭⎪ Các biểu thức trên là những công cụ toán hình thành nên cơ sở lý thuyết cho việc phân tích nguyên lý hoạt động của các cấu kiện bán dẫn. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 1: VẬT LÝ BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 15 CHƯƠNG 2: TIẾP GIÁP PN - DIODE BÁN DẪN Trước tiên, nội dung của chương 2 sẽ giới thiệu về tiếp giáp pn. Tiếp giáp pn là phần tử chính của các cấu kiện bán dẫn và nếu chỉ xét một tiếp giáp pn thì được gọi là diode tiếp giáp, một cấu kiện rất quan trọng trong điện tử. Tuy nhiên, có lẽ đáng kể hơn, tiếp giáp pn hiện nay có thể vẫn là phần cơ bản của hầu hết các dụng cụ bán dẫn khác nhau và cả các mạch vi điện tử, nên cần phải hiểu về tiếp giáp pn trước khi khảo sát các cấu kiện bán dẫn khác ở các chương tiếp theo. Cấu kiện điện tử đơn giản nhất được gọi là diode. Diode bán dẫn được kết hợp bằng hai vật liệu khác loại được gắn kết với nhau theo kiểu sao cho điện tích dễ dàng chảy theo một chiều nhưng sẽ bị ngăn cản theo chiều ngược lại. Diode đã được phát minh bởi Henry Dunwoody vào năm 1906 khi ông đặt một mẫu carborundum vào giữa hai vòng kẹp bằng đồng vào lò điện. Sau đó một vài năm, Greeleaf Pickard đã phát minh bộ tách sóng vô tuyến tinh. Các nghiên cứu khác nhau được diễn ra trong khoảng thời gian từ 1906 đến 1940 đã cho thấy rằng silicon và germanium là những loại vật liệu rất tốt dùng để chế tạo các diode bán dẫn. Nhiều vấn đề khó khăn đã được khắc phục về cấu trúc và công nghệ chế tạo các diode. Cho đến những năm giữa thập niên 1950, các nhà chế tạo đã giải quyết được vấn đề khó khăn nhất. Trong thời kỳ bùng nổ về công nghệ những năm cuối thập niên1950 và đầu thập niên 1960, công nghệ bán dẫn đã đạt được thành tựu lớn đáng chú ý, do nhu cầu phải có các cấu kiện điện tử trọng lượng nhẹ, kích thước nhỏ, và tiêu thụ mức nguồn thấp dùng cho việc phát triển tên lửa liên lục địa và các tàu vũ trụ. Nhiệm vụ quan trọng đã được đặt ra trong việc chế tạo các cấu kiện bán dẫn để có thể nhận được độ tin cậy cao trong các ứng dụng mà trong đó không thể thực hiện việc bảo dưỡng. Kết quả là đã phát triển cấu kiện bán dẫn rẽ hơn và độ tin cậy cao hơn so với các đèn chân không. Nội dung cơ bản của chương sẽ giới thiệu nguyên lý hoạt động và các ứng dụng của diode bán dẫn, loại cấu kiện hai điện cực, kích thước nhỏ, không tuyến tính (nghĩa là khi áp đặt tổng hai mức điện áp sẽ tạo ra mức dòng điện không bằng tổng của hai mức dòng riêng tạo thành). Diode hoạt động tùy thuộc vào cực tính của điện áp đặt vào. Đặc tuyến không tuyến tính của diode là lý do diode có trong nhiều mạch điện tử ứng dụng. Tiếp theo sẽ phân tích và khảo sát mạch tương đương của diode tiếp giáp silicon, giải thích một số ứng dụng quan trọng của diode. Diode zener cũng được giới thiệu và khảo sát việc sử dụng diode zener để điều hòa điện áp, cũng như cách thiết kế mạch diode zener. Giới thiệu một số loại diode chuyên dụng khác như diode Schottky, diode biến dung, diode phát quang [light-emitting diode LED], và photodiode. 2.1 TIẾP GIÁP PN Ở TRẠNG THÁI CÂN BẰNG. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 16 Ở chương 1, cả hai loại vật liệu bán dẫn tạp n và p đã được xem xét. Tiếp giáp pn hay diode tiếp giáp được tạo thành bằng cách ghép nối đơn giản hai loại vật liệu bán dẫn tạp dạng n và p với nhau (cấu trúc dựa trên cùng một loại bán dẫn Si hoặc Ge), như mô tả ở hình 2.1a. Trong thực tế, diode có thể được chế tạo bằng cách: Trước tiên, người ta lấy một mẫu bán dẫn tạp dạng n có nồng độ pha tạp ND và tiến hành biến đổi chọn lọc một phần mẫu n thành vật liệu bán dẫn p nhờ bổ sung các tạp chất acceptor có nồng độ NA > ND. Vùng bán dẫn tạp dạng p được gọi là anode còn vùng n được gọi là cathode của diode. Ký hiệu mạch của diode như ở hình 2.1c. Tiếp giáp pn là bộ phận cơ bản của tất cả các cấu kiện bán dẫn và các vi mạch điện tử (IC). Để đơn giản, với giả thiết không có các thế hiệu ngoài đặt vào mẫu tinh thể, và mật độ hạt tải điện chỉ phụ thuộc vào phương x, ta có thể xét một diode tiếp giáp pn, tương tự như hình 2.1, ở 17 3 16 3 vùng vật liệu bán dẫn tạp dạng - p có NA = 10 (nguyên tử /cm ) và ND = 10 (nguyên tử/cm ) ở vùng vật liệu n. Như vậy, các nồng độ điện tử và lỗ trống ở hai phía của tiếp giáp sẽ là: 17 3 3 3 Vùng bán dẫn tạp p có pp = 10 (lỗ trống/cm ) và np ≈ 10 (điện tử/cm ) 4 3 16 3 Vùng bán dẫn tạp n có pn ≈ 10 (lỗ trống/cm ) và nn = 10 (điện tử/cm ) Với các nồng độ pha tạp trên, ta có thể vẽ giản đồ biểu diễn nồng độ theo thang loga như hình 2.2a, ở phía bán dẫn p của tiếp giáp có nồng độ lỗ trống rất lớn, ngược lại ở phía bán dẫn n có nồng độ lỗ trống nhỏ hơn rất nhiều. Cũng vậy, nồng độ điện tử rất lớn ở phía bán dẫn n và nồng độ điện tử rất nhỏ ở phía bán dẫn p. Do có sự chênh lệch về nồng độ ở hai phía của tiếp giáp nên sẽ có sự khuyếch tán xảy ra qua tiếp giáp pn. Các lỗ trống sẽ khuyếch tán từ vùng có nồng độ cao ở phía bán dẫn p sang vùng có nồng độ thấp ở phía bán dẫn n, còn các điện tử sẽ khuyếch tán từ phía bán dẫn n sang phía bán dẫn p như ở hình 2.2b, và c. Từ phương trình (1.17), mật độ dòng khuyếch tán của điện tử và lỗ trống có thêm chỉ số 0 ở nồng độ điện tử và lỗ trống để chỉ rõ là xét ở trạng thái cân bằng: kh.taïn dn0 J n = qDn dx (2.1) dp J kh.taïn = −qD 0 p n dx BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 17 Thông thường, nếu quá trình khuyếch tán là liên tục và không suy giảm, thì sẽ dẫn đến sự đồng nhất về nồng độ của các điện tử và lỗ trống trong toàn bộ vùng bán dẫn và sẽ không tồn tại tiếp giáp pn. Nhưng do sự khuyếch tán của các hạt mang điện tích, mà hình thành hai vùng điện tích trái dấu bởi các ion, nên có một quá trình bù trừ khác được thiết lập để cân bằng với dòng khuyếch tán, đó là dòng trôi, phát sinh từ vùng lân cận lớp tiếp giáp như mô tả ở hình 2.3. Khi các lỗ trống di chuyển ra khỏi vùng vật liệu bán dẫn p sẽ để lại các ion của nguyên tử acceptor mang điện tích âm, không di chuyển. Tương tự, các điện tử khi di chuyển ra khỏi vùng vật liệu bán dẫn n sẽ để lại các nguyên tử donor đã bị ion hóa không di chuyển, mang điện tích dương, nghĩa là ngay lập tức sẽ hình thành một vùng điện tích trái dấu hay một lớp mõng các ion không trung hoà, xung quanh tiếp giáp, vì rất ít các hạt tải điện tự do trong vùng này, nên được gọi là vùng điện tích không gian [SCR] hay gọi đơn giản là vùng nghèo. Hình 2.4a, cho thấy sự phân bố điện tích ở tiếp giáp. Mật độ điện tích trong vùng điện tích không gian sẽ bằng tích của nồng độ tạp chất và điện tích của mỗi ion. Sự trung hoà về điện tích ở hai phía tiếp giáp pn đòi hỏi diện tích của hai hình chữ nhật phải bằng nhau. Với các mức pha tạp đã cho ở trên, do acceptor có mật độ cao hơn, nên lớp điện tích không gian âm mõng hơn so với vùng điện tích không gian dương. Theo lý thuyết trường điện từ, từ sự phân bố điện tích không gian, Q (C/cm3), ta có thể suy ra sự phân bố điện trường (V/cm) qua định luật Gauss theo một hướng: ∂E Q = (2.2) ∂x εs trong đó: Q là mật độ điện tích không gian, và εs =11,8εo là hằng số điện môi của chất bán dẫn, −14 với ε o = 8,85×10 F/cm là hằng số điện môi của không khí. Tại vùng trung hoà hay tựa trung hoà [QNR] về điện tích ở phía bán dẫn p, điện trường bằng 0 khi x = −x p , nên tính tích phân phương trình (2.2) theo vùng điện tích không gian có mật độ điện tích Q = −qNA : x Q − qNA E = ∫ dx = (x + xp ) − xp < x < 0. (2.3) εs εs −x p Ở phía bán dẫn n, điện trường E phải bằng 0 tại điểm bắt đầu của vùng trung hoà: x = x n BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 18 x qND qND E = ∫ dx = (x − x n ) 0 < x < xn . (2.4) εs εs x n Từ (2.3) & (2.4) ta thấy rằng, cường độ điện trường tại điểm tiếp giáp (x = 0) phải có giá trị lớn nhất nên được vẽ như ở hình 2.4b,. Điện trường phải liên tục tại x = 0, nên ta có: N Axp = NDxn (2.5) Phương trình (2.5) chứng tỏ rằng, vùng điện tích không gian sẽ mở rộng về phía có mức pha tạp loãng hơn. Điện trường được hình thành do vùng điện tích không gian sẽ "quét" các hạt tải điện ra khỏi vùng điện tích không gian, kết quả là có một dòng trôi của điện tử và lỗ trống, từ phương trình (1.12) và (1.13): träi träi J n = qn0µn E; J p = qp0µp E (2.6) Ngoài ra, tại x = 0, điện trường E có giá trị âm (điện trường E ngược chiều với chiều tăng của x), nên dòng trôi của các điện tử có chiều từ phía bán dẫn p sang phía bán dẫn n (tức là dòng các hạt tải điện thiểu số), nhưng dòng khuyếch tán của các điện tử là từ phía bán dẫn n sang phía bán dẫn p (dòng các hạt tải điện đa số), do vậy, trong một tiếp giáp pn, có hai thành phần dòng là mật độ dòng điện tử khuyếch tán và trôi luôn luôn ngược chiều nhau. Có thể xét tương tự đối với dòng khuyếch tán và trôi của các lỗ trống. Ở trạng thái cân bằng (tức trạng thái không có điện thế ngoài đặt vào tiếp giáp, để không có dòng chảy thực qua tiếp giáp), dòng khuyếch tán sẽ cân bằng với dòng trôi. Điều này có nghĩa là độ rộng của lớp điện tích không gian sẽ ổn định tại một giá trị nào đó mà mỗi điện tử khuyếch tán đến vùng bán dẫn p dưới ảnh hưởng của gradient nồng độ cao của điện tử sẽ được cân bằng bởi một điện tử đi vào vùng điện tích không gian từ vùng p được quét bởi điện trường sang phía bán dẫn n, tức là: dn J = J kh.taïn + J träi = qD 0 + qn µ E = 0 (2.7) n n n n dx 0 n Có thể lập luận tương tự áp dụng cho các lỗ trống để có Jp. Trong phạm vi vùng điện tích không gian, một số lượng lớn các hạt tải dưới dạng chuyển động. Sự phân bố hạt tải là dòng khuyếch tán cao sẽ triệt tiêu ngay dòng trôi cao được tạo ra bởi điện trường thiết lập tại thời điểm cân bằng. Sự cân bằng của các dòng trôi và khuyếch tán có thể bị xáo trộn khi áp đặt điện thế ngoài vào tiếp giáp.Thực tế cho thấy rằng các trạng thái năng lượng của dãi dẫn (và dãi hoá trị) có giá trị cao hơn ở vật liệu bán dẫn p so với các trạng thái năng lượng ở vật liệu bán dẫn n. Năng lượng trung bình của các điện tử tự do ở vùng p là gần với dãi hoá trị hơn do các trạng thái acceptor, ngược lại ở vật liệu bán dẫn n năng lượng trung bình của các điện tử tự do là gần với dãi dẫn hơn do có nhiều điện tử ở các trạng thái donor. Tuy nhiên, để có sự cân bằng khi tiếp xúc hai vùng, thì năng lượng trung bình của điện tử phải đồng nhất, nói cách khác xuất hiện sự chuyển tiếp năng lượng. Các mức năng lượng cao hơn của dãi dẫn và dãi hoá trị ở phía bán dẫn p của tiếp giáp tương ứng với một thế hiệu tiếp xúc [contact potential] φB , tồn tại ngang qua vùng nghèo. Về bản chất, thế tiếp xúc tương ứng với rào thế mà một điện tử phải vượt qua để khuyếch tán ngang qua tiếp giáp. Sự biến đổi thế hiệu ngang qua vùng điện tích không gian có thể tính bằng cách lấy tích phân điện trường, V = −∫ Edx . Dựa vào hình 2.4c. Sử dụng giá trị điện trường ở các phương trình (2.3) và (2.4), ta có: x n 0 x n NAq NDq q 2 2 V = − ∫ Edx = ∫(x + x p ) dx + ∫(xn − x) dx = (NAx p + NDx n ) (2.8) εs εs 2εs −x p −x p 0 Ở trạng thái cân bằng, đây chính là thế tiếp xúc φB [Built-in potential] (hay còn gọi là φ j ). BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 19 Trong thực tế, để xác định giá trị của φB ở trạng thái cân bằng, dòng trôi sẽ bằng về độ lớn nhưng ngược chiều với dòng khuyếch tán. Từ phương trình (2.7), ta có thể cân bằng các thành phần dòng điện tử: dn qD 0 = −qn µ E (2.9) n dx 0 n trong đó: n0 là nồng độ của điện tử trong vùng điện tích không gian ở điều kiện cân bằng. Kết hợp với hệ thức Einstein (phương trình 1.19), ta có: dn0 VT = −Edx (2.10) n0 Lấy tích phân ngang qua vùng điện tích không gian, ta có: nno x n dn0 VT ∫ = ∫ − Edx (2.11) n0 npo −x p trong đó: nno là nồng độ điện tử ở điều kiện cân bằng ở phía bán dẫn n, và npo là nồng độ điện tử cân bằng ở phía bán dẫn p. Số hạng tích phân phía trái chính là thế tiếp xúc φB , vậy ta có: nno φB =VTln (2.12) npo 2 Vì nno = ND vaì npo = ni / N A , nên phương trình (2.12), có thể được viết như sau: N N φ =V ln D A (2.13) B T 2 ni Vậy thế tiếp xúc chỉ liên quan với các mức pha tạp và nhiệt độ của tiếp giáp (vì ni phụ thuộc nhiều vào nhiệt độ). Tóm lại, thế tiếp xúc là rào thế tiếp xúc cần thiết để duy trì trạng thái cân bằng của tiếp giáp pn. Ta không thể đo được thế tiếp xúc bằng một voltmeter, nhưng vẫn có sự thiết lập các mức thế tiếp xúc khi chế tạo tiếp giáp bán dẫn. Bằng cách kết hợp các phương trình (2.6) và (2.8), ta có thể xác định độ rộng của các lớp điện tích không gian: 1/2 1/2 ⎡ ⎤ ⎡ ⎤ ⎢ ⎥ ⎢ ⎥ ⎢ ⎥ 2εs φB và ⎢ 2εs φB ⎥ (2.14) xn0 = ⎢ ⎥ xp0 = ⎢ ⎥ ⎛ 2 ⎞ ⎛ 2 ⎞ ⎢ ⎜ ND ⎟⎥ ⎢ N A ⎥ q ND + q⎜ N + ⎟ ⎢ ⎜ N ⎟⎥ ⎢ ⎜ A N ⎟⎥ ⎣⎢ ⎝ A ⎠⎦⎥ ⎣⎢ ⎝ D ⎠⎦⎥ Tổng độ rộng vùng điện tích không gian của tiếp giáp pn ở trạng thái cân bằng: 1/2 ⎡2εs φB(NA + ND )⎤ xd0 = xn0 + xp0 = ⎢ ⎥ (2.15) ⎣ qNA ND ⎦ Điện trường tại tâm tiếp giáp pn ở trạng thái cân bằng: 1/2 ⎡ 2qφBNA ND ⎤ E0 = ⎢ ⎥ (2.16) ⎣εs (NA + ND )⎦ Ví dụ 2.1: Một tiếp giáp pn được chế tạo bằng cách pha tạp vào mẫu tinh thể Si có: 17 3 16 3 NA = 10 nguyãn tæ í acceptor/cm vaì N D = 10 nguyãn tæí donor/cm , tại nhiệt độ T = 300K. Tính thế tiếp xúc của tiếp giáp và độ dày của lớp điện tích không gian xp và xn. −14 9 10 3 Giải: εo = 8,85×10 F/cm; ni = 6,76 ×10 ≈ 10 âiãûn tæí /cm . Suy ra: −14 −12 εS = 11,8 ×ε o = (11,8)(8,85×10 ) = 1,04 ×10 F/cm o Tại 300 K, ta có VT = kT/q ≅ 0,025V . Vì vậy từ phương trình (2.13), ⎛ N N ⎞ ⎛ (1017 /cm3 ) (1016 /cm3 ) ⎞ φ = V ln⎜ A D ⎟ = (0,025 V) ln⎜ ⎟ = 0,748 V . B T ⎜ 2 ⎟ ⎜ 20 3 ⎟ ⎝ ni ⎠ ⎝ (10 /cm ) ⎠ Thay giá trị của thế tiếp xúc vào phương trình (2.14), BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 20 −12 1/2 ⎡ 2(1,04 ×10 )(0,748V) ⎤ −3 xp = ⎢ −19 16 15 ⎥ = 0,0297 ×10 cm ⎣(1,6 ×10 )(10 + 10 )⎦ N A −3 xn = xp = 0,297 ×10 cm N D Từ phương trình (2.14), có thể có ba loại tiếp giáp pn được chế tạo theo kiểu pha tạp khác nhau, với mật độ điện tích biểu diễn như ở hình 2.5: - Tiếp giáp đối xứng: NA = ND ⇒ xp0 = xn0 . - Tiếp giáp bất đối xứng: N A > ND ⇒ xp0 > ND ⇒ xp0 << xn0 ≈ xd0 ≈ ⎢ ⎥ ∝ (2.17) ⎣ qND ⎦ ND 1/2 ⎡2qφJ ND ⎤ E0 ≈ ⎢ ⎥ ∝ ND (2.18) ⎣ εs ⎦ Phía bán dẫn được pha tạp loãng sẽ quyết định các đặc tính tĩnh điện của tiếp giáp pn. Giá trị thế tiếp xúc tồn tại khi có tiếp giáp pn như đã xét ở trên, nhưng trong thực tế không thể đo được bằng voltmeter do các thành phần thế tiếp xúc tại các tiếp giáp bán dẫn - kim loại. Các tiếp xúc bán dẫn - kim loại là các tiếp giáp của các vật liệu không đồng nhất, nên sẽ có các thành phần thế tiếp xúc là: φmn ,φmp được xác định như ở hình 2.6. Do sự chênh lệch điện thế ngang qua cấu trúc của diode phải bằng 0, nên trong thực tế không thể đo được thành phần thế tiếp giáp φB trên hai đầu của diode bằng voltmeter !. φB = φmn + φmp (2.19) BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 21 2.2 TIẾP GIÁP PN Ở TRẠNG THÁI PHÂN CỰC. Trong các mạch điện tử, phân cực là đặt cưỡng bức nguồn một chiều (dc) lên cấu kiện bán dẫn bằng nguồn ngoài (VD). Nếu nguồn điện áp với đầu dương của nguồn nối về phía anode và đầu âm nối về phía cathode của diode thì gọi là phân cực thuận, (tức VD > 0), nếu đảo ngược nguồn áp thì gọi là phân cực nghịch (VD φB (vçVD < 0) Các đặc trưng tĩnh điện của vùng nghèo của tiếp giáp pn ở trạng thái phân cực có thể mô tả như ở hình 2.9. Khi phân cực thuận: thế tiếp xúc giảm, tức E giảm nên sẽ làm cho độ rộng vùng nghèo xd hẹp lại. Khi phân cực ngược: thế tiếp xúc tăng lên, tức E tăng nên sẽ làm cho độ rộng vùng nghèo xd tăng lên. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 22 Hai vùng điện tích của vùng nghèo bị điều biến để điều chỉnh thế hiệu đặt trên tiếp giáp. Vì vậy, các đặc trưng tĩnh điện của vùng nghèo khi phân cực tương tự như các đặc trưng tĩnh điện của vùng nghèo ở trạng thái cân bằng nếu thay thế φB bằng φB −VD . Suy ra: 1/2 1/2 ⎡2εs (φB −VD )NA ⎤ ⎡2εs (φB −VD )ND ⎤ xn (VD ) = ⎢ ⎥ xp (VD ) = ⎢ ⎥ (2.20) ⎣ q(NA + N D)ND ⎦ ⎣ q(NA + N D)NA ⎦ 1/2 ⎡2εs (φB −VD )(NA + ND )⎤ xd (VD ) = ⎢ ⎥ (2.21) ⎣ qNA N D ⎦ 1/2 ⎡2q(φB −VD )NA ND ⎤ E (VD ) = ⎢ ⎥ (2.22) ⎣ εs (NA +N D) ⎦ Hoặc có thể viết dưới dạng: VD VD xn (VD ) = xn0 1− xp (VD ) = xp0 1− (2.23) φB φB VD xd (VD ) = xd0 1− (2.24) φB BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 23 VD E (VD ) = E0 1− (2.25) φB trong đó: xn0; xp0; xd0;& E0 là các đại lượng tương ứng ở trạng thái cân bằng. Ở tiếp giáp pn bất đối xứng lớn, nghĩa là được pha tạp với nồng độ ở hai phía tiếp giáp lớn, ví dụ NA >> ND, xấp xỉ các biểu thức của độ rộng vùng nghèo phía bán dẫn n, xn; độ rộng vùng nghèo phía bán dẫn p tức xp, độ rộng vùng nghèo tổng xd, điện trường E, và thế tiếp xúc φB , ta thấy rằng tất cả các thay đổi xảy ra ở phía pha tạp thấp nhất (hình 2.10). 2.3 PHƯƠNG TRÌNH DIODE VÀ ĐẶC TUYẾN I - V CỦA DIODE. Như đã xét ở trên, bằng việc áp đặt điện áp phân cực cho tiếp giáp pn làm cho vùng nghèo sẽ rộng ra hay co hẹp lại, và cho dòng điện chỉnh lưu, ngoài ra cũng có sự lưu trữ điện tích của hạt tải điện. Đối với nồng độ hạt tải, ở trạng thái cân bằng nhiệt, có sự cân bằng động giữa dòng trôi và dòng khuyếch tán của điện tử và lỗ trống: J träi = J kh.taïn . Nếu xét nồng độ hạt tải điện trong tiếp giáp pn khi được phân cực ta thấy rằng: khi phân cực thuận (VD > 0) , rào thế tiếp giáp sẽ giảm, (φB −VD ) ↓ , nên sẽ làm cho điện trường qua vùng nghèo giảm, ESCR ↓ , và dòng trôi giảm xuống, J träi ↓ . Sự cân bằng giữa hai thành phần dòng qua vùng nghèo đã bị phá vỡ, tức là: J träi J kh.taïn như ở hình 2.12. Dòng trôi thực chảy qua vùng nghèo làm cho các hạt tải điện thiểu số bị rút ra khỏi hai vùng trung hoà, nên có sự sụt giảm nồng độ hạt tải điện thiểu số trong hai vùng trung hoà. Có rất ít hạt tải điện thiểu số vào hai vùng trung hoà nên chi cho một dòng điện nhỏ. Do đó, khi phân cực thuận cho diode tiếp giáp pn thì các hạt tải điện thiểu số phóng thích sẽ khuyếch tán qua vùng trung hoà, tạo ra sự tái hợp tại bề mặt bán dẫn. Khi phân cực ngược, các BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 24 hạt tải điện thiểu số rút ra khỏi vùng nghèo, tạo ra sự tái sinh tại bề mặt và khuyếch tán qua vùng trung hoà.Vậy khi phân cực thuận sẽ có dòng điên lớn do khuyếch tán các hạt tải điện đa số; còn khi phân cực ngược sẽ có dòng trôi nhỏ do các hạt tải điện thiểu số như thể hiện ở hình 2.13. Để có độ lớn của dòng điện chảy qua diode, cần phải tính nồng độ các hạt tải điện thiểu số tại hai biên vùng nghèo là p(xn) và n(- xp), và tính dòng khuyếch tán của các hạt tải điện thiểu số trong mỗi vùng trung hoà là In và Ip, sau đó tính tổng dòng khuyếch tán của điện tử và lỗ trống, I = In + Ip . Từ quan hệ giữa thế hiệu và nồng độ hạt tải điện tại các điểm theo phương x, ta có tỷ số nồng độ điện tử và lỗ trống tại hai biên của vùng nghèo ở trạng thái phân cực, tức trạng thái tương ứng với J träi ≠ J kh. taïn : n(x ) q[φ(xn ) - φ(−xp )] q(φ −V ) n ≈ exp = exp B D n(−xp ) kT kT và tỷ số nồng độ lỗ trống tại hai biên vùng nghèo khi phân cực cho tiếp giáp: p(x ) − q[φ(x n ) - φ(−x p )] − q(φ −V ) n ≈ exp = exp B D p(−x p ) kT kT Nhưng nồng độ điện tử và lỗ trống ngay tại hai biên xấp xỉ bằng nồng độ pha tạp, được gọi là xấp xỉ phóng thích mức thấp: n(xn ) ≈ ND và p(−x p ) ≈ NA , nên ta có: q(V − φ ) n(−x ) ≈ N exp D B (2.29) p D kT q(V − φ ) và: p(x ) ≈ N exp D B (2.30) n A kT Với giá trị thế tiếp xúc là: kT N N φ = ln D A B 2 q ni thay vào phương trình n(-xp ) và p(xn ) , sẽ nhận được nồng độ hạt tải điện thiểu số tại hai biên BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 25 của vùng nghèo là: 2 ni qVD n(−x p ) ≈ exp (2.31) N A kT 2 ni qVD và: p(xn ) ≈ exp (2.32) ND kT Vậy nồng độ hạt tải điện thiểu số khuyếch tán ngay tại hai biên của vùng nghèo tuỳ thuộc vào điện áp phân cực, tức là: - Ở trạng thái cân bằng (VD = 0) , ta có: 2 2 ni ni n(−x p ) = ; p(xn ) = N A ND như đã biết ở trên. - Ở trạng thái phân cực thuận (VD > 0) ; ngay tại giá trị rất nhỏ (VD = 0,1V) , tại nhiệt độ phòng: 2 2 ni ni n(−x p ) >> ; p(xn ) >> N A ND Có một số lượng lớn các hạt tải điện được phóng thích: Vậy khi điện áp phân cực tăng lên sẽ cho nồng độ hạt tải điện phóng thích lớn, nên dòng thuận lớn. 2 2 ni ni - Ở trạng thái phân cực ngược (VD < 0) , thì: n(−xp ) << ; p(xn ) << N A ND Có rất ít hạt tải điện trích ra khỏi vùng nghèo, cho dòng ngược nhỏ. Do có sự giới hạn độ sụt giảm nồng độ hạt tải điện thiểu số thấp, nên khi phân cực ngược, có dòng ngược chảy qua tiếp giáp rất bé, gần bằng 0, nên có sự bão hoà ở dòng ngược. Như vậy, đặc tính chỉnh lưu của diode tiếp giáp pn đã được xác định từ các điều kiện biên của hạt tải điện thiểu số tại hai biên của vùng nghèo. Tiếp theo là cần phải xác định dòng khuyếch tán của các hạt tải điện trong hai vùng trung hoà. Do sự khuyếch tán của các điện tử trong vùng trung hoà phía bán dẫn - p, chuyển đến và tái hợp với tốc độ không đổi, mật độ dòng điện tử Jn không đổi nên nồng độ điện tử n(x) là tuyến tính như được biểu diễn ở hình 2.14. Với các điều kiện biên tại vị trí (−Wp ) là độ rộng vùng trung hoà của bán dẫn - p, ta có: 2 2 ni ni qVD n(x = −Wp ) = n0 = và: n(−xp ) = exp N A N A kT Phương trình biểu diễn nồng độ điện tử tại điểm x trong vùng trung hoà phía bán dẫn - p: np (- xp ) - np (-Wp ) np (x) = np (- xp ) + (x + x p ) (2.33) - xp + Wp Mật độ dòng điện tử: BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 26 n2 qV n2 i exp D − i dn np (−x p ) − np (−Wp ) N A kT N A J n = qDn = qDn = qDn dx Wp − x p Wp − xp 2 ni Dn qVD J n = q × (exp −1) (2.34) N A Wp − x p kT Tương tự, biểu diễn dòng lỗ trống trong vùng trung hoà ở phía bán dẫn - n như ở hình 2.15: Mật độ dòng lỗ trống: 2 ni Dp qVD J p = q × (exp −1) (2.35) N D Wn − xn kT Tổng cả hai thành phần dòng điện tử và lỗ trống khuyếch tán trong vùng trung hoà sẽ là, ⎛ 1 D 1 Dp ⎞ qV J = J + J = qn2⎜ × n + × ⎟(exp D −1) (2.36) n p i ⎜ ⎟ ⎝ N A Wp − x p N D Wn − x n ⎠ kT Dòng điện chảy qua tiếp giáp pn với tiết diện A sẽ là: ⎛ 1 D 1 Dp ⎞ qV I = qAn2⎜ × n + × ⎟(exp D −1) (2.37) D i ⎜ ⎟ ⎝ N A Wp − xp N D Wn − xn ⎠ kT Dòng diode thường được viết dưới dạng phương trình diode: qVD VD ID = IS (exp −1) = IS (exp −1) (2.38) kT VT ⎛ 1 D 1 D ⎞ trong đó: I = qAn2 ⎜ × n + × p ⎟ (2.39) S i ⎜ ⎟ ⎝ N A Wp − x p N D Wn − x n ⎠ gọi là dòng bão hoà ngược. Vậy khi tiếp giáp pn được phân cực thuận thì mức chênh lệch điện thế ngang qua vùng nghèo sẽ giảm xuống do điện áp phân cực VD, nên sẽ tạo ra sự phóng thích hạt tải điện thiểu số vào hai vùng trung hoà. Sự khuyếch tán hạt tải điện thiểu số vào sâu trong các vùng trung hoà và tái hợp tại bề mặt của vùng trung hoà. Do được cung cấp số lượng hạt tải điện lớn cho sự phóng thích nên sẽ tạo ra dòng điện lớn tỷ lệ theo mức hàm mũ điện áp đặt vào: qV I ∝ exp D D kT Khi tiếp giáp pn được phân cực ngược thì mức chênh lệch điện thế ngang qua vùng nghèo sẽ tăng lên do điện áp phân cực VD, nên sẽ tạo ra sự rút tỉa hạt tải điện thiểu số khỏi hai vùng trung hoà. Sự khuyếch tán hạt tải điện thiểu số vào sâu trong các vùng trung hoà và phát sinh tại bề mặt của vùng trung hoà. Do được cung cấp số lượng hạt tải điện rất ít cho sự rút tỉa nên sẽ tạo ra dòng điện có giá trị bão hoà nhỏ. Từ phương trình diode (2.37), ta nhận thấy rằng: - Dòng diode tỷ lệ với nồng độ hạt tải điện thiểu số vượt trội tại hai biên của vùng điện tích n2 qV n2 qV không gian: I ∝ i (exp D −1) . Ở chế độ phân cực thuận: I ∝ i exp D , nhiều hơn D N kT D N kT hạt tải điện được phóng thích nên sẽ cho dòng điện lớn hơn chảy qua diode. Ở chế độ phân cực n2 ngược: I ∝ − i , nồng độ hạt tải điện thiểu số bị suy giảm đến giá trị không đáng kể và dòng D N điện sẽ bão hoà. - Dòng diode cũng tỷ lệ với độ khuyếch tán: ID ∝ D , nên với sự khuyếch tán nhanh hơn sẽ cho dòng điện lớn hơn. 1 - Dòng diode tỷ lệ nghịch với độ rộng vùng trung hoà ID ∝ , vậy hạt tải điện khuyếch WQNR tán qua vùng trung hoà ngắn hơn sẽ cho dòng diode lớn hơn. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 27 - Dòng diode cũng tỷ lệ với tiết diện của diode: ID ∝ A tức là diode có tiết diện lớn hơn sẽ cho dòng chảy qua diode lớn hơn. Chú ý rằng, tại x ≠ 0 , dòng tiếp giáp không phải hoàn toàn là dòng khuyếch tán, nhưng dòng tổng phải vẫn không đổi. Phương trình diode thường được hiệu chỉnh dưới dạng: VD I D = IS (exp −1) (2.40) nVT trong đó, n là hệ số thực nghiệm, n = 1 đối với khi chỉ có dòng khuyếch tán. Nhưng khi có sự tái hợp rất lớn trong vùng nghèo (như trong silicon với các giá trị của VD thấp hơn 0,5 V), thì n có thể phải được tăng lên 2. Thực tế cũng thấy rằng n = 2 đối với phóng thích mức cao tức mật độ dòng cao. Tại các mức dòng diode vừa phải thì 1 < n < 2 . Đối với phần lớn các diode silicon, n trong khoảng từ 1,0 đến 1,1. Hình 2.16, là đặc tuyến I - V, theo phương trình diode. Bởi vì VT ≈ 26mV ở nhiệt độ phòng o (300 K), dòng ID phụ thuộc giá trị VD dương trên 50mV theo dạng hàm mũ. Cũng vậy, đối với VD âm hơn - 50mV, dòng diode sẽ được bão hoà tại giá trị IS. Thang đo dòng diode âm đã được mỡ rộng để biểu diễn giá trị rất nhỏ của IS. Theo đặc tuyến I - V, cũng cần phải lưu ý rằng, trong thực tế phương trình diode sẽ trở nên không hợp lý tại giá trị VD âm đáng kể, khi đó dòng diode sẽ tăng mạnh do đánh thủng điện áp. 2.4 CÁC ĐẶC TÍNH CỦA DIODE BÁN DẪN. a) Điện trở động của diode Giữa nồng độ hạt tải điện và thế hiệu đặt vào có quan hệ theo hàm mũ, nên có thể viết biểu thức đơn theo sự phân bố nồng độ và tính toán cho cả hai trạng thái phân cực thuận và ngược. Biểu thức sẽ đúng với điều kiện điện áp không vượt quá mức điện áp đánh thủng. Quan hệ trong trường hợp tổng quát cần phải được thể hiện theo phương trình (2.41). ⎡ ⎛ qvD ⎞ ⎤ iD = IS ⎢exp⎜ ⎟ −1⎥ (2.41) ⎣ ⎝ nkT ⎠ ⎦ trong đó, iD là dòng điện trong diode (ampere); vD là chênh lệch điện thế ngang qua diode (volt); với: VT = kT/q, suy ra: ⎡ ⎛ vD ⎞ ⎤ iD = IS ⎢exp⎜ ⎟ −1⎥ (2.42) ⎣ ⎝ nVT ⎠ ⎦ Nếu diode làm việc ở nhiệt độ phòng (khoảng 25oC) và chỉ ở chế độ phân cực thuận, thì số hạng đầu trong ngoặc sẽ vượt trội, nên dòng tính được gần đúng là, ⎛ vD ⎞ iD ≈ ISexp⎜ ⎟ (2.43) ⎝ nVT ⎠ Phương trình có đặc tuyến theo hình 2.17. Như đã xét ở trên, mức dòng bảo hòa ngược IS tùy thuộc vào sự pha tạp, kích thước hình học của diode, và nhiệt độ. Hằng số thực nghiệm n có thể khác nhau tùy theo các mức dòng và áp và phụ thuộc vào sự khuyếch tán, độ trôi của điện tử, và sự tái hợp của hạt tải điện trong vùng nghèo. Hằng số n sẽ đạt bằng 2 khi số lượng tái hợp điện tử - lỗ trống trong vùng nghèo tăng lên. o Nếu n =1, giá trị nVT là vào khoảng 25mV tại 25 C. Khi n = 2, thì nVT sẽ là khoảng 50mV. Để tính mức dòng và áp tại điểm làm việc Q, căn cứ vào độ dốc của đặc tuyến ở hình 2.17, thay đổi theo độ biến thiên của dòng tuân theo quan hệ hàm mũ. Có thể vi phân biểu thức của phương trình (2.42) để tính độ dốc tại mức dòng iD cố định bất kỳ. Độ dốc là độ dẫn điện tương đương của cấu kiện. di I [exp(v /nV )] D = S D T (2.44) dvD nVT BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 28 Từ phương trình diode cơ bản (2.42), ta có: ⎛ vD ⎞ iD exp⎜ ⎟ = +1 ⎝ nVT ⎠ IS Thay vào phương trình độ dẫn điện (2.44), ta nhận được: di i + I D = D S (2.45) dvD nVT Điện trở động là nghịch đảo của độ dẫn điện (2.45), hay: nVT nVT rd = ≈ (2.46) iD + IS iD vì IS << iD. Mặc dù biết rằng rd thay đổi khi iD thay đổi, nhưng ta thường cho rd cố định trong khoảng làm việc quy định, tức là ta chọn một trị số trong dãi các điện trở biến thiên (tức có thể sử dụng ID thay cho iD). Sử dụng số hạng Rf để biểu thị điện trở thuận của diode, mà trong đó bao gồm rd và điện trở tiếp xúc giữa chất bán dẫn và điện cực kim loại. b) Điện áp ngưỡng. Hình 2.18, là các đặc tuyến mô tả nguyên lý hoạt động của diode silicon và germanium thông dụng trong thực tế, làm việc ở nhiệt độ phòng. Khi thang đo dòng được chọn phù hợp với dòng làm việc lớn nhất, thì mỗi diode có một mức điện áp ngưỡng Vγ khi được phân cực thuận, dưới mức điện áp ngưỡng đó dòng diode rất nhỏ, nhỏ hơn 1% giá trị dòng định mức của diode. Điện áp ngưỡng này còn gọi là điện áp dịch. Vì dòng IS của diode germanium lớn hơn nên điện áp dịch của diode germanium vào khoảng 0,2V - 0,3V, khi so sánh với điện áp dịch của diode silicon vào khoảng 0,6V - 0,7V. Trong nhiều ứng dụng thông thường, diode có thể được xem là ngưng dẫn [OFF] tại các giá trị điện áp thấp hơn điện áp ngưỡng. Khi điện áp thuận tăng dần khỏi mức 0, dòng điện sẽ không bắt đầu chảy ngay, mà lấy theo mức điện áp nhỏ nhất là Vγ (0,2V hoặc 0,7V trong hình vẽ) để có được mức dòng có thể đo được. Khi điện áp vượt quá Vγ , thì dòng tăng rất nhanh. Độ dốc của đặc tuyến là lớn, nhưng không phải vô cùng như trường hợp với diode lý tưởng (Vγ xem như bằng 0). Vậy mức điện áp nhỏ nhất cần thiết để có mức dòng có thể đo được Vγ vào khoảng 0,7V đối với diode bán dẫn silicon (tại nhiệt độ phòng), và khoảng 0,2V đối với diode bán dẫn germanium. Khi diode được phân cực ngược, sẽ có dòng điện rò nhỏ trong khoảng điện áp ngược thấp hơn so với điện áp cần để đánh thủng tiếp giáp. Dòng rò của diode germanium lớn hơn nhiều so với diode silicon hay diode gallium arsenide. Nếu mức điện áp âm trở nên đủ lớn ở vùng đánh thủng, thì một diode thông thường có thể bị phá hũy. Điện áp đánh thủng được quy định như điện áp ngược đỉnh – PIV [peak inverse voltge] trong các thông số kỹ thuật của nhà sản xuất. Hư hỏng ở các diode thông dụng tại mức điện áp đánh thủng là do sự tăng nhanh của dòng điện tử chảy qua tiếp giáp dẫn đến quá nhiệt ở diode. Mức dòng lớn có thể làm hỏng diode nếu tích tụ BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 29 nhiệt vượt quá mức cho phép. Đánh thủng do nhiệt đôi khi cũng được xem như điện áp đánh thủng diode (VBR). c) Dòng ngược của các loại diode khác nhau. Như đã nói ở trên, từ phương trình diode (2.38) ta thấy rằng: dòng bão hoà ngược phụ thuộc vào tiết diện của tiếp giáp, các hệ số khuyếch tán của hạt tải điện thiểu số, nồng độ của các hạt tải điện thiểu số ở điều kiện cân bằng, và độ dài của các vùng trung hoà hay quãng đường khuyếch tán của các hạt tải điện thiểu số, mà các thông số đó lại phụ thuộc vào nhiệt độ và các mức pha tạp. Do vậy, dòng bão hoà IS có thể có giá trị vào khoảng µA đối với các diode Germanium, và vào khoảng cỡ nA đối với các diode Silicon. Nhiều diode có dòng ngược biểu hiện tăng theo điện áp ngược không tuân theo phương trình diode, vì do dòng rò qua tiếp giáp tại bề mặt của chất bán dẫn và do khi khảo sát phương trình diode ta đã bỏ qua sự phát sinh cặp điện tử - lỗ trống do năng lượng nhiệt trong vùng điện tích không gian. Đối với các tiếp giáp silicon khi được phân cực ngược thì dòng ngược không tăng do dòng điện phát sinh do nhiệt là thành phần chủ yếu của dòng bão hoà ở nhiệt độ phòng rất thấp. Vì vậy, dòng ngược ít phụ thuộc vào điện áp ngược do vùng nghèo trở nên dày hơn tại các giá trị điện áp ngược cao hơn. d) Các ảnh hưởng do nhiệt độ và hệ số nhiệt độ của diode. Nhiệt độ có vai trò quan trọng quyết định các đặc tính làm việc của các diode. Các thay đổi về đặc tính của diode gây ra do nhiệt độ thay đổi có thể cần phải điều chỉnh về thiết kế và hoàn thiện các mạch. Hệ số nhiệt độ đặc trưng cho sự thay đổi nhiệt độ là một trong những thông số quan trọng cần phải được lưu ý. Hệ số nhiệt độ liên quan đến mức sụt áp trên diode vD. Giải phương trình diode (2.41) theo sụt áp trên diode ở điều kiện phân cực thuận (với hệ số thực nghiệm n = 1), ta có: ⎛ i ⎞ kT ⎛ i ⎞ kT ⎛ i ⎞ ⎜ D ⎟ ⎜ D ⎟ ⎜ D ⎟ vD = VTln⎜ +1⎟ = ln⎜ +1⎟ ≅ ln⎜ ⎟ [V] ⎝ IS ⎠ q ⎝ IS ⎠ q ⎝ IS ⎠ Vi phân theo nhiệt độ ta có: dv k ⎛ i ⎞ kT 1 dI v 1 dI v −V − 3V D ⎜ D ⎟ S D S D GO T = ln⎜ ⎟ − = −VT = [V/ K] dT q ⎝ IS ⎠ q IS dT T IS dT T 2 trong đó ta cho rằng: iD >> IS và IS ∝ ni , vD là điện áp sụt trên diode; VGO là điện áp tương 0 ứng với mức năng lượng độ rộng vùng cấm của Silicon tại K, (VGO = EG/ q) , và VT là áp nhiệt. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 30 2 Hai số hạng sau rút ra từ sự phụ thuộc vào nhiệt độ của ni . Giản lược các số hạng ở phương trình trên đối với diode Si, chẳng hạn có VD = 0,65V, EG = 1,12eV, và VT ≈ 0,025V ta có: dv (0,65−1,12 − 0,075)V D = = −1,82mV/K (2.47) dT 300K Vậy, tại nhiệt độ phòng điện áp thuận của diode biểu hiện hệ số nhiệt độ âm gần bằng -1,82 0 mV/ C, nghĩa là tại giá trị dòng diode ID không đổi, điện áp VD sẽ giảm vào khoảng 2mV khi nhiệt độ tăng lên 1oC ở nhiệt độ từ 25oC: dV D ≅ −2mV/oC (2.48) dT ID Bằng thực nghiệm, cũng có thể thấy rỏ sự ảnh hưởng của nhiệt độ trên các đặc tuyến của một diode Silicon như ở hình 2.19. Nhiệt độ cũng làm tăng mức dòng bảo hòa ngược vì dòng bão hoà ngược biến thiên theo nồng 2 2 độ các hạt tải điện thiểu số, tức là thay đổi theo ni , mà ni là một hàm của nhiệt độ. Đối với diode bằng bán dẫn Gemanium, dòng bão hòa ngược IS (còn gọi là dòng rò hay dòng rỉ) 0 0 tăng lên gần gấp đôi cứ mỗi khi nhiệt độ tăng lên 10 C, ở nhiệt độ 25 C sẽ có dòng IS vào khoảng 1µA hay 2µA và có dòng rò vào khoảng 100µA = 0,1mA tại nhiệt độ làm việc 1000C. Với các mức dòng rò IS nhỏ ở vùng ngược, nên có thể xem diode như một chuyển mạch ở trạng thái hở mạch ở vùng phân cực ngược. Thực tế thấy rằng, đối với bán dẫn Silicon, IS sẽ tăng gấp o o đôi trong khoảng tăng nhiệt độ 5 C ở nhiệt độ từ 25 C. Tuy nhiên, giá trị điển hình của IS ở diode Silicon thấp hơn rất nhiều so với IS của diode bằng bán dẫn Germanium có cùng cấp công suất và mức dòng. Thậm chí, ta cũng có kết quả tương tự khi diode làm việc ở nhiệt độ cao thì dòng IS của các diode bằng bán dẫn Si cũng không thể đạt được các mức dòng rò cao như ở các diode Ge, đây là lý do rất quan trọng khiến cho các diode bằng bán dẫn Si được sử dụng nhiều hơn trong thiết kế chế tạo mạch điện tử. Về cơ bản thì sự tương đương như một mạch hở ở vùng phân cực ngược, khi làm việc tại nhiệt độ bất kỳ là lý do tốt nhất có ở diode Si so với diode Ge. Mức dòng IS tăng theo nhiệt độ, điều này giải thích cho việc các mức điện áp ngưỡng thấp hơn. Ở vùng phân cực ngược, điện áp đánh thủng cũng tùy thuộc vào nhiệt độ, nhưng lưu ý là dòng bão hòa ngược không mong muốn cũng tăng lên. Dòng bảo hòa ngược tăng vào khoảng 7,2%/oC đối với cả diode silicon và germanium. o Nói cách khác, IS gần gấp đôi cho mỗi khoảng tăng nhiệt độ là 10 C. Biểu thức của dòng bảo hòa ngược phụ thuộc vào nhiệt độ là, IS (T2 ) = IS (T1)exp[ki (T2 − T1)] (2.49) o trong đó: ki = 0,07/ C và T1 và T2 là hai nhiệt độ khác nhau. Biểu thức có thể tính gần đúng bằng cách rút gọn hàm mũ, (T2 −T1 )/10 IS (T2 ) = I0 (T1)2 (2.50) bởi vì e0,7 ≈ 2 . BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 31 Khi mức điện áp phân cực thuận trên diode không đổi, thì ID cũng sẽ tăng gấp đôi trong khoảng tăng nhiệt độ 10oC ở nhiệt độ từ 25oC. Khi nhiệt độ tăng, điện áp chuyển sang dẫn Vγ sẽ giảm. Ngược lại, khi nhiệt độ giảm sẽ làm tăng về Vγ, như chỉ rõ ở hình 2.19, trong đó Vγ thay đổi tuyến tính theo nhiệt độ tuân theo phương trình sau: (giả sử dòng chảy qua diode được giữ không đổi). Vγ (T1) −Vγ (T0 ) = kT (T1 − T0 ) (2.51) o o trong đó: T0 là nhiệt độ phòng, khoảng 25 C; T1 là nhiệt độ làm việc của diode ( C); Vγ(T0) là sụt áp trên diode tại nhiệt độ phòng (Volt). Đối với diode Si: Vγ(T0) = 0,7V, và diode Ge: Vγ(T0) = o 0,2V; Vγ(T1) là sụt áp trên diode ở nhiệt độ làm việc, (Volt); kT là hệ số nhiệt độ (V/ C). Giá trị o của kT là khác nhau tùy theo loại diode, đối với diode Ge có kT = - 2,5 mV/ C, diode Si có kT = - 2,0 mV/oC. e) Mô hình mạch tương đương của diode Mạch ở hình 2.20a, tương ứng với mô hình đơn giản của diode silicon ở cả trạng thái làm việc dc thuận và ngược. Đặc tuyến của mô hình gần như đặc tuyến hoạt động của diode ở hình 2.18. Điện trở Rr tương ứng với điện trở phân cực ngược của diode, thường vào khoảng vài megaohm. Điện trở Rf tương ứng với điện trở khối và tiếp xúc của diode, thường nhỏ hơn 50Ω. Khi được phân cực thuận, diode lý tưởng là một ngắn mạch, hay điện trở bằng 0. Điện trở mạch của diode thực tế khi phân cực thuận được mô hình hóa ở hình 2.20a, là điện trở đầu cực của diode lý tưởng được ngắn mạch, hay: Rr Rf ≈ Rf Ở trạng thái phân cực ngược, diode lý tưởng có điện trở lớn vô cùng (mạch hở) còn điện trở mạch của mô hình thực tế là Rr. Diode lý tưởng là một phần của mô hình ở hình 2.20a, phân cực thuận khi điện áp đầu cực vượt quá 0,7V. Các mô hình mạch ac phức tạp hơn do hoạt động của diode phụ thuộc vào tần số. Mô hình ac đơn giản cho diode phân cực ngược như ở hình 2.20b. Tụ CJ tương ứng với điện dung của tiếp giáp, xuất hiện do vùng nghèo như một tụ điện. Hình 2.20c, là mạch tương đương của diode phân cực thuận. Mô hình bao gồm hai tụ điện là tụ khuyếch tán CD và tụ tiếp giáp CJ. Điện dung khuyếch tán liên quan đến sự di chuyển của các hạt tải điện dẫn đến trạng thái có thể so với sự lưu trữ điện tích. Do vậy, hệ quả của sự khuyếch tán bao gồm các ảnh hưởng của điện dung. Điện dung khuyếch tán CD sẽ gần bằng 0 khi diode phân cực ngược. Điện trở động là rd. Ở dãi tần số thấp các ảnh hưởng của điện dung là nhỏ và chỉ có Rf là phần tử đáng kể nhất. f) Phân tích mạch diode Từ các nội dung trên, ta đã có thông tin cơ bản cần thiết để phân tích các mạch có diode. Giả sử cho một mạch gồm các cấu kiện tuyến tính thụ động, các nguồn cung cấp và các diode, cần phải tính mức dòng và áp liên quan. Bài toán cũng có thể giải quyết ở phòng thí nghiệm điện tử, chọn các cấu kiện thích hợp và nối dây cho mạch, đo các mức dòng và áp bằng các đồng hồ đo / hoặc máy hiện sóng. Dĩ nhiên là các điều kiện của phòng thí nghiệm phải đáp ứng phù hợp các điều kiện của bài toán đã cho. Trong thực tế, có thể có các quy trình đo chính xác các đại lượng mà BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 32 không phải ngắt mạch để có kết quả đúng so với tính toán lý thuyết, khi chưa có sự rõ ràng về mô hình đúng của các cấu kiện, tức là giả sử các mô hình ở phần trước không mô tả được bản chất vật lý của các cấu kiện một cách thích hợp. Trong trường hợp như vậy, sẽ không lời giải để cho kết quả đúng. Thực ra mục đích xuyên suốt trong nghiên cứu là cho khả năng dự đoán và giải thích nguyên lý hoạt động thực tế. Nếu không muốn mất nhiều thời gian, và tình trạng chưa biết rõ ràng của giải pháp cứng (mạch thực nghiệm), thì có thể dựa vào phân tích thuần túy bằng cách sử dụng các phương trình cho từng phần tử (chẳng hạn như định luật Ohm và phương trình diode). Hoặc có thể dựa vào các mô hình diode ở phần trên thay cho các diode và sau đó thực hiện việc phân tích mạch thông thường. Các phân tích như vậy cần phải có các gần đúng vì tự các mô hình là các xấp xĩ. Ngoài ra, cũng có thể không đưa vào tính toán nhiều điều kiện vật lý khác như biến thiên về nhiệt độ và sai số của các cấu kiện. Ngoài các phương pháp phân tích mạch trên, các chương trình mô phỏng bằng máy tính đã trở nên phổ biến trên các PC. Khả năng và tốc độ của PC thường sử dụng mô phỏng dùng cho việc phân tích mạch đúng hơn là thiết kế mạch, nghĩa là thường kiểm chứng hiệu suất của mạch mà trong đó có các cấu kiện điện tử khác nhau đã được chọn sẳn. Các chương trình mô phỏng cũng có thể dùng để thiết kế bằng cách sử dụng kỹ thuật lặp, chẳng hạn như nếu ta muốn chọn một trị số điện trở, ta có thể phân tích mạch theo các trị số khác nhau và chọn một trị số để nhận được các thông số thiết kế. Đường tải của diode: Do diode là cấu kiện phi tuyến, cần phải thay đổi kỹ thuật phân tích mạch thông thường. Không thể viết các phương trình một cách đơn giản và giải theo các biến, vì các phương trình chỉ có thể áp dụng trong phạm vi vùng làm việc cụ thể. Một mạch thường bao gồm cả hai điện áp nguồn dc và nguồn thay đổi theo thời gian. Nếu ta thiết lập nguồn biến thiên theo thời gian bằng 0, thì năng lượng chỉ được cung cấp đến mạch từ nguồn điện áp dc. Loại bỏ nguồn biến thiên theo thời gian ra khỏi mạch, sẽ xác định được điện áp và dòng của diode được gọi là điểm làm việc tĩnh (điểm - Q). Hình 2.21a, là mạch gồm một diode, tụ, nguồn cung cấp và 2 điện trở. Nếu chọn dòng chảy qua diode và điện áp diode là đại lượng cần tìm của mạch, thì cần phải có hai phương trình độc lập có các đại lượng cần tính đó để có lời giải duy nhất cho điểm làm việc. Một trong hai phương trình được suy ra từ mạch nối với diode. Phương trình thứ hai là quan hệ dòng – áp thực tế của diode. Hai phương trình cần phải được giải đồng thời, tức là có thể thực hiện bằng đồ thị. Nếu xét trạng thái dc đầu tiên, thì nguồn điện áp sẽ trở nên đơn giản là VS, và tụ sẽ là mạch hở BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 33 (tức là trở kháng của tụ là vô cùng tại tần số bằng 0). Vậy phương trình cho mạch dc có thể lập được là: VS = VD +VR1 = VD + I D R1 (2.52) hay: VD = VS − I DR1 (2.53) Đây là phương trình thứ nhất trong hai phương trình đồng thời có điện áp và dòng của diode. Ta cần phải kết hợp phương trình (2.53) với đặc tuyến của diode để xác định điểm làm việc. Đồ thị của phương trình như ở hình 2.21b, gọi là “đường tải dc”. Đặc tuyến của diode cũng được thể hiện trên cùng một trục tọa độ. Giao điểm của hai đặc tuyến là nghiệm chung của hai phương trình nên ký hiệu là “điểm tĩnh – Q” [Q – quiescent] trên hình vẽ. Đây là điểm mà tại đó mạch sẽ làm việc với tín hiệu vào biến thiên theo thời gian thiết lập mức 0. Nếu đặt bổ sung tín hiệu biến thiên theo thời gian đến đầu vào dc, thì một trong hai phương trình đồng thời sẽ thay đổi. Nếu cho rằng, tín hiệu vào biến thiên theo thời gian là tín hiệu có tần số đủ cao để cho phép coi tụ điện như một ngắn mạch, thì sẽ cho phương trình mới như sau: vs = vd + id (R1 RL ) (2.54) vd = vs −id (R1 RL ) (2.55) Ta đang chỉ xét các thành phần biến thiên theo thời gian của các tham số khác nhau (lưu ý việc sử dụng các ký tự viết thường cho các biến số). Vậy các giá trị của tham số toàn bộ sẽ là: vD = vd +VDQ iD = id + I DQ và phương trình (1.37) sẽ trở thành: vD −VDQ = −(R1 RL )(iD − I DQ ) + vs Phương trình cuối cùng có tên gọi là “đường tải ac” ở hình 2.21b. Do phương trình liên qua chỉ với các đại lượng biến thiên theo thời gian nên không biết điểm cắt trục tọa độ. Tuy nhiên, đường tải ac cần phải đi qua điểm – Q, vì tại các thời điểm khi phần tín hiệu vào biến thiên theo thời gian đi qua điểm 0, hai trạng thái làm việc (dc và ac) cần phải đồng nhất. Vậy đường tải ac xác định được là duy nhất. Ví dụ 2.2: Cho mạch như ở hình 2.22, và điện áp nguồn là: vs = 1,1+ 0,1sin1000t (V) Hãy tính mức dòng chảy qua diode iD. Biết rằng, nVT = 40mV; Vγ = 0,7V. Lặp lại phép tính bằng cách sử dụng chương trình mô phỏng trên máy tính. Giải: Áp dụng KVL để có phương trình dc, ta có: VS −Vγ VS = Vγ + I D RL , suy ra: I D = = 4mA RL Mức dòng này sẽ thiết lập điểm làm việc của diode. Ta cần phải xác định điện trở động (sử dụng ký hiệu Rf thay cho rd do bỏ qua điện trở tiếp xúc giữa bán dẫn và điện cực kim loại), để có thể xác lập điện trở của tiếp giáp được phân cực thuận đối với tín hiệu ac, ta có: nVT Rf = = 10Ω I D Lúc này ta có thể thay thế diode bằng một điện trở 10Ω với điều kiện là diode sẽ duy trì phân cực thuận trong chu kỳ vào của tín hiệu ac. Áp dụng trở lại KVL, ta có: vS vs = Rf id + RLid ; id = = 0,91sin 1000t mA Rf + RL Dòng chảy qua diode sẽ là: iD = ()4 + 0,91sin1000t mA . Vì iD luôn luôn dương, diode sẽ luôn luôn được phân cực thuận. Nếu biên độ của dòng ac trở nên lớn hơn so với giá trị dc của dòng iD, thì iD sẽ không phải luôn luôn dương, và giả thiết là diode được phân cực thuận là không chính xác. Do vậy, lời giải cần phải được sửa đổi, trong đó khi biên độ dòng ac theo chiều âm trở nên lớn hơn so với giá trị dc, BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 34 thì diode sẽ trở nên bị phân cực ngược và dòng sẽ ngưng. g) Khả năng xử lý công suất Các diode được đánh giá tùy theo khả năng xử lý công suất. Các thông số được quy định theo cấu trúc vật lý của diode (tức là, kích thước của tiếp giáp, kiểu vỏ, và kích thước của diode). Các chỉ tiêu kỹ thuật do hãng sản xuất cung cấp, dùng để xác định khả năng về công suất của diode trong khoảng nhiệt độ cho trước. Một số diode như các diode công suất đánh giá theo khả năng tải dòng của diode. Mức công suất tức thời tiêu tán bởi diode xác định bằng biểu thức ở phương trình (2.56), pD = vDiD (2.56) Khi các diode dẫn dòng tương đối lớn, thì diode cần phải được lắp đặt sao cho nhiệt tạo ra trong diode có thể tiêu tán ra khỏi diode. Để tiêu tán nhiệt năng phát ra từ bên trong diode, thì phải lắp cánh tản nhiệt cho các diode. h ) Điện dung của diode Mạch tương đương của diode gồm có một tụ nhỏ. Điện dung của tụ tùy thuộc vào biên độ và cực tính của điện áp đặt vào diode cũng như các đặc tính của tiếp giáp hình thành trong suốt quá trình chế tạo. Trong mô hình đơn giản của tiếp giáp diode thể hiện ở hình 2.23, vùng tại tiếp giáp đã được rút hết cả điện tử và lỗ trống. Ở phía p của tiếp giáp có nồng độ lỗ trống cao, còn ở phía n có nồng độ điện tử cao. Sự khuyếch tán của các điện tử và lỗ trống xảy ra lân cận tiếp giáp tạo ra dòng khuyếch tán ban đầu. Khi các lỗ trống khuyếch tán qua tiếp giáp vào vùng n, các lỗ trống nhanh chóng kết hợp với các điện tử đa số có trong vùng n và triệt tiêu. Tương tự như vậy, các điện tử khuyếch tán ngang qua tiếp giáp, tái hợp và biến mất, tức là tạo ra vùng nghèo (còn gọi là vùng điện tích không gian) lân cận tiếp giáp, vì rất ít các điện tử và lỗ trống. Khi đặt điện áp phân cực ngược ngang qua tiếp giáp, vùng nghèo sẽ mở rộng, tức là làm tăng kích thước của vùng nghèo. Vùng nghèo đóng vai trò như vùng cách điện, do đó diode phân cực ngược hoạt động giống như một tụ điện có điện dung thay đổi nghịch đảo với căn bậc hai của mức sụt áp ngang vật liệu bán dẫn. Điện dung tương đương của các diode tần số cao nhỏ hơn 5pF, và có thể trở thành điện dung lớn khoảng 500pF ở các diode dòng lớn (tần số thấp). Các thông số của nhà sản xuất cần phải được lưu ý để xác định mức điện dung cho trước theo điều kiện làm việc đã cho. 2.5 MẠCH NGUỒN CHỈNH LƯU Ứng dụng cơ bản trước tiên của diode là chỉnh lưu. Chỉnh lưu (hay nắn) là quá trình chuyển tín hiệu xoay chiều (ac) thành một chiều (dc). Chỉnh lưu được phân loại thành chỉnh lưu bán kỳ hoặc chỉnh lưu toàn kỳ. a) Chỉnh lưu bán kỳ Do một diode lý tưởng có thể duy trì dòng điện chảy chỉ theo một chiều, nên diode có thể dùng để chuyển đổi tín hiệu ac thành tín hiệu dc. Hình 2.24, là mạch chỉnh lưu bán kỳ đơn giản. Khi điện áp vào dương, diode được phân cực thuận nên có thể được thay bằng một ngắn mạch (giả sử diode là lý tưởng). Khi điện áp vào âm, diode được phân cực ngược nên có thể thay bằng một mạch hở. Vậy, khi diode được phân cực BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 35 thuận, điện áp ra trên điện trở tải có thể xác định từ quan hệ mạch phân áp. Mặt khác, ở trạng thái phân cực ngược, dòng điện bằng 0 nên điện áp ra cũng bằng 0. Hình 2.24, thể hiện ví dụ của dạng sóng ra khi cho dạng sóng vào sin có biên độ khoảng 100V, Rs = 10Ω, và RL = 90Ω. Mức điện áp trung bình của hàm tuần hoàn được tính theo tích phân của hàm số trong một chu kỳ của hàm tuần hoàn, tức là bằng số hạng thứ nhất trong khai triển chuổi Fourier của hàm số. Lưu ý rằng, khi tín hiệu vào sin có trị trung bình bằng 0, thì dạng sóng ra có trị trung bình là, 1 T/2 2πt 90 Voavg = 90sin dt = T ∫0 T π Mạch chỉnh lưu bán kỳ có thể dùng để tạo ra tín hiệu ra dc gần như không đổi nếu dạng sóng ra ở hình 2.24, được lọc (xem mục 2.5c). Lưu ý mạch chỉnh lưu bán kỳ có hiệu suất rất thấp. Trong suốt nữa bán kỳ của mỗi chu kỳ tín hiệu vào bị cắt bỏ hoàn toàn khỏi tín hiệu ra. Nếu có thể truyền năng lượng vào đến đầu ra trong suốt bán kỳ đó cần phải tăng mức công suất ra. b) Chỉnh lưu toàn kỳ Mạch chỉnh lưu toàn kỳ sẽ chuyển đổi năng lượng vào đến đầu ra trong cả hai bán kỳ của tín hiệu vào và sẽ làm cho mức dòng trung bình tăng lên trong một chu kỳ. Có thể sử dụng biến áp trong mạch chỉnh lưu bán kỳ để có được cả hai cực tính âm và dương. Mạch tương đương và dạng sóng ra như ở hình 2.25. Mạch chỉnh lưu bán kỳ sẽ tạo ra mức dòng trung bình gấp đôi mức dòng trung bình của mạch chỉnh lưu bán kỳ (tự kiểm chứng phát biểu này). Chỉnh lưu toàn kỳ có thể không sử dụng biến áp, chẳng hạn như mạch chỉnh lưu cầu ở hình 2.26, cũng thực hiện việc chỉnh lưu toàn kỳ. Khi điện áp nguồn có bán kỳ dương, các diode 1 và 4 sẽ dẫn còn các diode 2 và 3 là hở mạch. Khi điện áp nguồn chuyển sang bán kỳ âm, xảy ra trạng thái ngược lại nên các diode 2 và 3 dẫn, như chỉ rõ ở hình 2.26b. Xét mạch ở hình 2.26a, sẽ cho thấy có thể ngắn mạch thực tế của mạch BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 36 chỉnh lưu cầu, nếu một đầu của nguồn được nối đất, cả hai đầu cực của điện trở tải có thể được nối đất, sẽ tạo ra vòng đất, làm ngắn mạch hiệu dụng một trong các diode. Do đó, cần phải bổ sung một biến áp cho mạch để cách ly hai mức đất tách biệt nhau. Trong trường hợp này biến áp không cần phải có điểm giữa như biến áp của mạch chỉnh lưu toàn kỳ ở hình 2.25. Cũng lưu ý rằng, do có hai diode dẫn nối tiếp, sụt áp của diode là 2Vγ. c) Mạch lọc Các mạch chỉnh lưu sẽ cho điện áp dc dạng xung (đập mạch) ở đầu ra. Các xung ra gọi là gợn sóng ra, độ gợn có thể giảm đáng kể bằng cách lọc tín hiệu ra của mạch chỉnh lưu. Kiểu lọc thông dụng nhất là sử dụng tụ điện một chiều. Hình 2.27a, là mạch chỉnh lưu toàn kỳ có thêm một tụ mắc song song với điện trở tải. Dạng sóng của điện áp ra đã bị thay đổi như ở hình 2.28. Trong ứng dụng thực tế, các diode cần phải mắc ngược lại và đặt gần với mức thế đất như mạch ở hình 2.27b, tức là tạo cho anode có thế đất, nên các diode có thể được gắn với tấm nối đất, bằng cách đó cho phép tiêu tán nhiệt năng đối với các mạch chỉnh lưu công suất lớn. Tụ điện sẽ nạp đến mức điện áp cao nhất (Vmax) khi các mức đỉnh của tín hiệu vào tại giá trị âm và dương nhất. Khi điện áp vào giảm thấp hơn giá trị đỉnh, tụ điện không thể xã qua cả hai diode. Do vậy, tụ xã qua RL, tức là xuất hiện sự suy giảm theo hàm mũ cho bởi phương trình: −t/τ −t/RLC v(t) = Vmaxe = Vmaxe (2.57) BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 37 Việc thiết kế mạch lọc bao gồm chọn trị số cho tụ C. Chẳng hạn, cho tín hiệu vào là sóng sin có biên độ 311V và mức điện áp ra thấp nhất có thể nhận ở mạch ứng dụng cho trước là 300V, suy ra: 300 = 311e−T'/RLC trong đó, T’ là khoảng thời gian xã như đã chỉ ở hình 2.28. Ta có thể tính C theo T’ và RL như sau: T' T' 300 = 311e−T'/RLC hay: ln1,037 = , và suy ra: C = 28,28 RLC RL Công thức này khó dùng để thiết kế mạch lọc, vì T’ phụ thuộc vào hằng số thời gian RLC, do đó C chưa biết. Lấy gần đúng khi để ý là: T’ < T . Đối với tín hiệu vào có tần số 50Hz, thì tần số cơ bản của tín hiệu ra là 100Hz. Do vậy, 1 1 T = = = 10 ms f 100 Ta có thể tính trị số của tụ lọc cần cho một tải cụ thể bằng cách sử dụng đường thẳng gần đúng như thể hiện ở hình 2.29. Tính C theo đường thẳng gần đúng. Độ dốc thứ nhất của hàm mũ ở phương trình (2.57) là: -Vmax m1 = RLC đó là độ dốc của đường thẳng A ở hình vẽ. Độ dốc của đường thẳng B ở hình 2.29, là: V m = max 2 T / 2 - ∆V RLC∆V Suy ra: t1 = = m1 Vmax Sử dụng các tam giác đồng dạng, ta có: T T TVmin t1 = + t2 = + 2 2 2Vmax RLC∆V T (2 − ∆V/Vmax ) và: t1 = = Vmax 2 thay T = 1/fP, trong đó fP số lượng xung trong một giây (gấp hai lần tần số ban đầu), ta có: ∆V 1 ⎛ ∆V ⎞ 1 ⎛ ∆V ⎞ ⎜ ⎟ ⎜ ⎟ RLC = ⎜2 − ⎟ = ⎜1− ⎟ (2.58) Vmax 2 f P ⎝ Vmax ⎠ f P ⎝ 2Vmax ⎠ Trong phần lớn các thiết kế mạch lọc, đều đòi hỏi độ gợn cần phải nhỏ hơn nhiều so với biên độ dc, nên: ∆V << 1 2Vmax Và phương trình (2.58) sẽ trở thành: BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 38 V C = max (2.59) ∆VfPRL Công thức (2.59) là kết quả tính của bài toán thiết kế chỉ đúng nếu đường thẳng không thấp hơn Vmin, đặc tuyến theo hàm mũ sẽ vẫn giữ trên giá trị Vmin. Sử dụng phương trình (2.59) để tính tụ cho ví dụ đã cho ở trên, với giả thiết tín hiệu vào là sóng sin 50Hz, biên độ 311V và để có điện áp ra có thể nhận được thấp nhất là 300V, vậy ta có Vmax = 311V, ∆V = 11V, và tần số của tín hiệu ra ở mạch nắn toàn kỳ là fP = 100Hz, đối với mạch nắn bán kỳ fP = 50Hz, Vậy, từ phương trình (2.59), V 311V 0,283 C = max = = (s⋅Ω−1 ). ∆Vf P RL 11V ×100Hz × RL RL Mức gợn sóng không tuân theo dạng tiêu chuẩn bất kỳ nào (ví dụ như dạng sin hoặc răng cưa), nên cần phải có một số cách đặc trưng riêng về độ lớn của dạng sóng. Điện áp gợn Vr (rms) sẽ được tính theo: V −V V (rms) = max min (2.60) r 2 3 Lưu ý rằng, sử dụng 3 ở mẫu số đúng hơn so với 2 vì với chỉ số 2 dùng để tính trị số hiệu dụng của sóng sin bằng biên độ chia cho 2 . Đối với sóng tam giác, trị số hiệu dụng bằng biên độ chia cho 3. Các chỉ số đó sẽ được kiểm chứng bằng cách lấy căn bậc hai của trị số trung bình bình phương của dạng sóng trong một chu kỳ. Dạng sóng của gợn gần với dạng sóng răng cưa hơn so với sóng sin. Trị số trung bình của điện áp gợn được cho là điểm giữa của dạng sóng (xấp xỉ). Hệ số gợn sẽ được định nghĩa là: V (rms) He so gon = r Vdc d) Mạch nhân đôi điện áp Hình 2.30, là mạch tạo ra mức điện áp bằng khoảng hai lần mức điện áp ra đỉnh lớn nhất (khi không tải), gọi là mạch nhân đôi điện áp. Lưu ý rằng mạch giống như mạch chỉnh lưu cầu toàn kỳ ở hình 2.26a, nếu không có hai diode đã được thay bằng hai tụ. Khi điện áp vào có cực tính như hình vẽ, sẽ có hai thành phần dòng chảy qua diode D1. Một dòng thành phần chảy qua C2 nên tụ sẽ nạp lên mức Vmax. Một dòng thành phần khác thông qua điện trở tải và C1. Nếu C1 đã được nạp lên mức Vmax trong chu kỳ trước, thì tụ sẽ có mức nguồn điện áp hiệu dụng khác Vmax mắc nối tiếp với điện áp ra của biến áp, nên tải sẽ có mức điện áp là gấp hai lần mức điện áp lớn nhất. Các tụ cũng có vai trò làm giảm mức điện áp gợn tại đầu ra. 2.6 DIODE ỔN ÁP (ZENER) Diode zener là cấu kiện bán dẫn được thực hiện pha tạp để tạo thành đặc tuyến điện áp đánh thủng hay điện áp thác lũ rất dốc. Nếu điện áp ngược vượt quá điện áp đánh thủng, thường diode không bị phá hũy với điều kiện dòng chảy qua diode không được vượt quá giá trị lớn nhất đã được quy định trước và diode không bị quá nhiệt. Khi hạt tải điện tạo ra do nhiệt (thành phần dòng ngược bảo hòa) làm giảm được rào thế tiếp giáp (xem mục 2.2) và nhận năng lượng do điện thế ngoài đặt vào, hạt tải điện sẽ va chạm với các ion trong mạng tinh thể và truyền mức năng lượng đáng kể để phá vỡ mối liên kết đồng hóa trị. Ngoài hạt tải điện ban đầu, các cặp hạt tải điện điện tử - lỗ trống cũng được tạo ra. Cặp hạt tải mới có thể nhận mức năng lượng lớn từ điện trường đặt vào để va chạm với ion tinh thể khác và tạo ra ngay cặp điện tử - lỗ trống khác. Tác động liên tục như vậy sẽ bẻ gãy các mối liên kết đồng hóa trị, nên gọi là quá trình đánh thủng thác lũ. Có hai cơ chế phá vỡ các mối liên kết đồng hòa trị. Sử dụng điện trường mạnh tại tiếp giáp có BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 39 thể trực tiếp làm cho mối liên kết bị gãy. Nếu điện trường đặt vào một lực lớn vào điện tử trong mối liên kết, thì điện tử có thể bị bứt khỏi mối liên kết đồng hóa trị, nên tạo ra một số lượng cặp điện tử - lỗ trống hợp thành theo cấp số nhân. Cơ chế đánh thủng như vậy được gọi là đánh thủng zener. Trị số điện áp đánh thủng zener được điều chỉnh bằng lượng pha tạp của diode. Diode được pha tạp đậm đặc sẽ có điện áp đánh thủng zener thấp, ngược lại diode được pha tạp loãng có điện áp đánh thủng zener cao. Mặc dù như mô tả ở trên có hai cơ chế đánh thủng, nhưng thông thường có giao thoa. Tại các mức điện áp cao hơn khoảng 10V, chủ yếu là cơ chế đánh thủng thác. Do hiệu ứng zener (thác lũ) xảy ra tại điểm có thể xác định trước, nên diode có thể sử dụng như một bộ chuẩn điện áp. Mức điện áp ngược mà tại đó xuất hiện đánh thủng thác lũ được gọi là mức điện áp zener. Đặc tuyến của diode zener điển hình thể hiện ở hình 2.31. Ký hiệu mạch của diode zener khác với ký hiệu mạch của diode thông thường, và được thể hiện trong cùng hình vẽ. Mức dòng ngược lớn nhất, IZmax mà diode zener có thể chịu được tùy thuộc vào cách chế tạo và cấu trúc của diode. Giả sử rằng, mức dòng zener nhỏ nhất mà tại đó đặc tuyến vẫn giữ tại VZ (gần điểm khuỷu của đặc tuyến) là 0,1IZmax. Mức công suất của diode zener có thể chịu đựng (VZIZmax) là một yếu tố giới hạn trong việc thiết kế nguồn cung cấp. a) Mạch ổn định bằng diode zener Diode zener có thể sử dụng làm bộ ổn định điện áp như mạch ở hình 2.32. Mạch cho thấy sự thay đổi dòng tải tương ứng với sự thay đổi của điện trở tải. Mạch được thiết kế để diode làm việc ở vùng đánh thủng, nên gần như một nguồn điện áp lý tưởng. Trong các ứng dụng thực tế, điện áp nguồn vS thay đổi và dòng tải cũng thay đổi. Nhiệm vụ thiết kế là chọn trị số của Ri để cho phép diode duy trì mức điện áp ra gần như không đổi, ngay cả khi điện áp nguồn vào thay đổi, cũng như dòng tải thay đổi. Thực hiện phân tích mạch hình 2.36, để xác định đúng trị số của Ri. Phương trình nút của mạch BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 40 vS −VZ vS −VZ là: Ri = = (2.61) iR iZ + iL Suy ra mức dòng zener iZ, là: vS −VZ iZ = − iL (2.62) Ri Các đại lượng có thể thay đổi trong phương trình (2.62) là vS và iL. Để đảm bảo diode vẫn ở vùng điện áp hằng (vùng đánh thủng), ta hãy khảo sát hai mô hình của trạng thái vào/ra như sau: 1. Mức dòng chảy qua diode, iZ là nhỏ nhất (IZmin) khi dòng tải, iL là lớn nhất (ILmax) và mức điện áp nguồn, vS là nhỏ nhất (VSmin). 2. Mức dòng chảy qua diode, iZ là lớn nhất (IZmax) khi dòng tải, iL là nhỏ nhất (ILmin) và mức điện áp nguồn, vS là lớn nhất (VSmax). Khi các đặc tính của hai mô hình được kết hợp vào phương trình (2.61), ta có: Trạng thái 1: VSmin −VZ Ri = (2.63) I Lmax + IZmin Trạng thái 2: VSmax −VZ Ri = (2.64) I Lmin + I Zmax Do trị số của Ri trong cả hải phương trình (2.63) và phương trình (2.64) là một, nên ta có thể cân bằng hai biểu thức để có: (VSmin −VZ )(I Lmin + I Zmax ) = (VSmax −VZ )(I Lmax + I Zmin ) (2.65) Trong bài toán thực tế, hợp lý nhất là cho biết khoảng điện áp vào, khoảng dòng tải, và mức điện áp zener yêu cầu. Do vậy phương trình (2.65), sẽ tương đương một phương trình theo hai ẩn, dòng zener lớn nhất và nhỏ nhất. Xác định phương trình thứ hai bằng cách xét đặc tuyến hình 2.31. Để tránh phần đặc tuyến không phải hằng số, ta sử dụng quy tắc kinh nghiệm là mức dòng zener nhỏ nhất sẽ bằng 0,1 lần mức dòng zener lớn nhất, tức là: I Zmin = 0,1I Zmax Giải phương trình (2.65) theo IZmax, trong đó sử dụng tiêu chuẩn thiết kế đã được giới thiệu ở trên, I Lmin (VZ −VSmin ) + I Lmax (VSmax −VZ ) I Zmax = (2.66) VSmin - 0,9VZ - 0,1VSmax Có thể tính được mức dòng zener lớn nhất, để có trị số của Ri từ phương trình (2.63) hoặc (2.64). Ví dụ 2.3: Thiết kế bộ ổn định điện áp bằng zener khoảng 10V (hình 2.33) cho các điều kiện như sau: a) Khoảng dòng tải từ 100mA đến 200mA và khoảng điện áp nguồn từ 14V đến 20V. b) Khoảng dòng tải từ 20mA đến 200mA và khoảng điện áp nguồn từ 10,2V đến 14V. Sử dụng diode zener 10V trong cả hai trường hợp. Giải: a) Việc thiết kế bao gồm chọn giá trị điện trở Ri phù hợp, và thông số định mức công suất cho zener. Sử dụng phương trình từ mục trên để tính mức dòng lớn nhất của diode zener và sau đó tính trị số điện trở vào. Từ phương trình (2.66), ta có: I Lmin (VZ −VSmin ) + I Lmax (VSmax −VZ ) 100mA(10V −14V) + 200mA(20V −10V) I Zmax = = = 533mA VSmin - 0,9VZ - 0,1VSmax 14V − 0,9 ×10V − 0,1× 20V Tiếp theo, từ phương trình (2.64), tính Ri như sau: BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 41 VSmax −VZ 20V −10V Ri = = = 15,8Ω I Lmin + I Zmax 533mA +100mA Sẽ không đầy đủ nếu chỉ xác định điện trở Ri, nên cũng cần phải chọn công suất định mức thích hợp cho điện trở. Mức công suất lớn nhất cho bởi tích của điện áp và dòng điện, trong đó sử dụng trị số lớn nhất cho mỗi đại lượng. PR = (I Zmax + I Lmin )(VSmax −VZ ) = 6,3W Cuối cùng, ta phải xác định công suất định mức cho diode zener. Mức công suất lớn nhất tiêu tán ở diode zener được tính bằng tích của điện áp và dòng điện trên zener. PR = VZ I Zmax = 0,53A × 10V = 5,3W b) Lặp lại các bước tính trên theo các thông số của phần b, ta có: I Lmin (VZ −VSmin ) + I Lmax (VSmax −VZ ) 20mA(10V −10,2V) + 200mA(14V −10V) I Zmax = = = - 4020mA VSmin - 0,9VZ - 0,1VSmax 10,2V − 0,9 ×10V − 0,1×14V Trị số IZmax âm cho biết biên độ giữa VSmin và VZ là không đủ lớn để cho phép thay đổi dòng tải, nghĩa là, ở trạng thái xấu nhất của điện áp vào là 10,2V và dòng tải là 200mA, thì zener không thể cho khả năng duy trì 10V trên hai cực của diode zener. Do đó, bộ ổn định sẽ không hoạt động đúng đối với trị số chọn nào đó của điện trở, nên ta có thể tăng điện áp nguồn hoặc giảm mức dòng ra yêu cầu. Mạch ổn định bằng zener ở hình 2.33, có thể kết hợp với mạch nắn toàn kỳ ở hình 2.25, để tạo thành mạch nắn toàn kỳ có ổn định điện áp bằng zener như ở hình 2.34. RF là điện trở xã, dùng để tạo đường xã cho tụ khi tháo tải (tải hở). Các điện trở xã thường có trị số điện trở cao để không tiêu thụ nhiều công suất khi mạch hoạt động. Trị số của CF tính theo phương trình tương ứng (2.59). Điện trở trong phương trình là điện trở tương đương mắc song song với CF. Diode zener được thay bằng nguồn điện áp VZ. Điện trở tương đương là do mạch song song của RF với Ri. Điện trở Ri mắc nối tiếp trong mạch để tránh các ngắn mạch hiệu dụng của RL lên diode zener. Do RF lớn hơn nhiều so với Ri, nên điện trở song song có trị số gần bằng với Ri. Bởi vì điện áp ngang qua Ri không thể bằng 0 đối với mạch nắn toàn kỳ, nên Vmax ở phương trình (2.59) cần phải được thay bằng tổng mức dao động điện áp. Vậy, tụ được tính gần đúng bởi phương trình (2.67), trong đó cho tỷ số biến áp a là ½. VSmax −VZ CF = (2.67) ∆VfpRi Mức điện áp lớn nhất đặt trên bộ ổn áp là VSmax. ∆V là mức gợn đỉnh – đỉnh, và fp là tần số cơ bản của tín hiệu chỉnh lưu (tức là tần số tín hiệu ra của mạch chỉnh lưu toàn kỳ gấp hai lần tần số nguồn). b) Diode zener thực tế và độ ổn định theo phần trăm Ở mục trên ta giả thiết diode zener là lý tưởng, đó là ở vùng đánh thủng thác lũ, diode làm việc như một nguồn điện áp hằng, có nghĩa rằng đặc tuyến ở hình 2.31, là một đường thẳng dọc theo vùng đánh thủng. Trong thực tế, đoạn đặc tuyến đánh thủng không phải chính xác là một đường dọc mà có độ nghiêng nào đó để dẫn đến một điện trở nối tiếp khác 0. Điện áp đánh thủng tùy thuộc vào mức dòng mà lẽ ra là không đổi. Mô hình diode zener thực tế như ở hình 2.35, thay diode zener thực tế bằng một diode lý tưởng mắc nối tiếp với một điện trở RZ. Để thấy rõ các ảnh hưởng của điện trở nối tiếp RZ, ta giả sử rằng diode zener thực tế đã được kết hợp đưa vào ví dụ 2.3a, với điện trở của diode RZ = 2Ω. Giả sử IZmin bằng 10% của IZmax, hay bằng 0,053A. Điện áp ra (song song với tải) không lớn hơn mức hằng số 10V do RZ. Ta tính các trị số nhỏ nhất và lớn nhất của điện áp ra từ hình 2.34, theo các mức dòng nhỏ nhất và lớn nhất. Mức điện áp ngang qua diode lý tưởng ở hình 2.35, là 10V, nên ta có thể viết: BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 42 Vomin = 10V + (0,053A × 2kΩ) = 10,1V Vomax = 10V + (0,53A × 2kΩ) = 11,1V Độ ổn định theo phần trăm được định nghĩa bằng tổng mức dao động điện áp xung quanh mức điện áp ổn định (hay mức ổn định lý tưởng). Độ ổn định theo phần trăm nhỏ hơn sẽ cho ổn định điện áp tốt hơn. Vậy, ở ví dụ trên, V −V 11,1V −10,1V %Reg = omax omin = = 0,1 = 10% (2.68) Vonominal 10V Độ ổn định 10% được xem là kém đối với nhiều ứng dụng. Độ ổn định sẽ được cải thiện khi giới hạn mức dòng zener ở giá trị nhỏ hơn, và thực hiện bằng cách sử dụng một mạch khuyếch đại nối tiếp với tải. Tác dụng của mạch khuyếch đại là để giới hạn các biến thiên của dòng chảy qua diode zener. 2.7 MẠCH XÉN VÀ GHIM. Các diode có thể dùng để xén tín hiệu vào hay giới hạn các thành phần của tín hiệu. Diode cũng được dùng để khôi phục mức dc cho tín hiệu vào. a) Mạch xén Mạch xén dùng để xén một phần của dạng sóng phía trên hoặc phía dưới mức chuẩn nào đó. Mạch xén đôi khi còn gọi là mạch hạn chế, mạch chọn biên độ, hay mạch cắt. Mạch chỉnh lưu BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 43 bán kỳ ở phần trước sử dụng hoạt động xén tại mức 0. Nếu thêm một nguồn pin nối tiếp với diode, mạch chỉnh lưu sẽ xén mức trên hoặc mức dưới của mức điện áp nguồn pin, tùy thuộc vào chiều của diode, như minh họa ở hình 2.36. Các dạng sóng ra ở hình 2.36, cho rằng các diode là lý tưởng. Có thể bỏ qua giả thiết lý tưởng bằng cách bổ sung hai thông số ở mô hình diode. Một là để diode dẫn cần phải có điện áp trên diode lớn hơn Vγ. Thứ hai, khi diode đang dẫn phải tính đến điện trở thuận Rf. Hình 2.37a, là mạch đã được sửa đổi. Ảnh hưởng của Vγ là tạo mức xén Vγ + VB thay cho VB. Ảnh hưởng của điện trở là thay đổi hoạt động xén bằng phẳng theo mức tỷ lệ theo điện áp vào (tức là ảnh hưởng của mạch phân áp). Mức điện áp ra được tính như sau (xem hình 2.37b). Đối với: vi VB +Vγ , ta có: vo = vi + ()VB +Vγ R + Rf R + Rf Ta có thể thực hiện đồng thời cả xén mức dương và xén mức âm bằng các mạch xén phân cực song song, thiết kế bằng hai diode và hai nguồn điện áp mắc theo hai chiều ngược nhau. Mạch sẽ cho dạng sóng ra như ở hình 2.38, trong đó giả thiết hai diode là lý tưởng. Suy rộng cho các diode thực tế mắc song song dẫn đến kết quả ở hình 2.37. Một kiểu xén khác là mạch xén phân cực nối tiếp, như mạch ở hình 2.39. Nguồn pin khoảng 1V mắc nối tiếp với nguồn tín hiệu vào sẽ làm cho tín hiệu vào được chồng chập lên nguồn điện áp 1V dc, đúng hơn là đối xứng qua trục 0. Giả sử mạch sử dụng diode lý tưởng, diode ở mạch hình 1.43, sẽ dẫn chỉ trong khoảng thời gian tín hiệu vào chuyển sang bán kỳ âm. Khi diode đang dẫn, tín hiệu ra bằng 0. Điện áp ra khác 0 khi diode ngưng dẫn. Ở mạch hình 2.39b, diode được mắc ngược lại cũng tương tự như trên. Khi tín hiệu ở trạng thái dương, diode sẽ dẫn và có tín hiệu ra, nhưng khi diode ngưng, không xuất hiện tín hiệu ra. Mặc dù nguyên lý hoạt động của hai mạch là khác nhau, nhưng hai tín hiệu ra là như nhau. Ở mạch hình 2.39c, và d, nguồn pin được đảo ngược cực tính và dạng sóng ra nhận được như hình vẽ. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN
CẤU KIỆN ĐIỆN TỬ 44 Ví dụ 2.4: Tính mức điện áp ra của mạch xén ở hình 2.40a, giả thiết rằng: a) Vγ = 0; và b) Vγ = 0,7V. và Rf = 0 trong cả hai trường hợp. Giải: a) Khi Vγ = 0, với vi dương và vi 3V, suy ra: v − 3V i = i 1 1,5×104 Ω 4 2 vo = 10 Ω × i1 + 3V = 3 × vi +1 Đối với vi = 8V, thì vo = 6,33V. Khi vi âm và vi > - 4V, suy ra: vi = vo. Khi vi âm và vi < - 4V, suy ra: vo = - 4V Dạng sóng ra kết quả như ở hình 2.40b. Khi Vγ = 0,7V, vi là dương, và vi < 3,7V, suy ra: vi = vo. BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 2: TIẾP GIÁP PN & DIODE BÁN DẪN