›
›

Giáo trình Kĩ thuật số - Đặng Ngọc Khoa

pdf 250 trang huongle 7450
Download
Bạn đang xem 20 trang mẫu của tài liệu "Giáo trình Kĩ thuật số - Đặng Ngọc Khoa", để tải tài liệu gốc về máy bạn click vào nút DOWNLOAD ở trên

Tài liệu đính kèm:

  • pdfgiao_trinh_ki_thuat_so_dang_ngoc_khoa.pdf

Nội dung text: Giáo trình Kĩ thuật số - Đặng Ngọc Khoa

  1. KỸ THUẬT SỐ (Digital Electronics) Th.S Đặng NgọcKhoa Khoa Điện-ĐiệnTử 1 Nộidung mônhọc „ Chương 1: Mộtsố khái niệmmởđầu „ Chương 2: Hệ thống số „ Chương 3: Các cổng logic và đạisố Boolean „ Chương 4: Mạch logic „ Chương 5: Flip-Flop „ Chương 6: Mạch số học „ Chương 7: Bộđếmvàthanhghi „ Chương 8: Đặc điểmcủacácIC số „ Chương 9: Các mạch số thường gặp „ Chương 10: Kếtnốivớimạch tương tự „ Chương 11: Thiếtbị nhớ 2 1
  2. Giáo trình và tài liệuthamkhảo „ Bài giảng –Th.SĐặng NgọcKhoa „ Kỹ thuậtsố -Nguyễn Thúy Vân, NXB.KHKT „ Kỹ thuậtsố 1 -NguyễnNhư Anh, NXB. ĐHQG „ Digital Systems: Principles and Applications – Ronald J.Tocci, Prentice-Hall 3 Chương 1 Mộtsố khái niệmmởđầu Th.S Đặng NgọcKhoa Khoa Điện-ĐiệnTử 4 2
  3. Mô tả số học „ Tín hiệuanalog (tương tự) là tín hiệucó giá trị thay đổimộtcáchliêntục „ Tín hiệudigital (số) là tín hiệucógiátrị thay đổitheonhững bướcrờirạc. „ Analog == Tương tự. „ Digital == Rờirạc (step by step) 5 Tín hiệu analog và digital Tín hiệu analog Tín hiệudigital 6 3
  4. Ví dụ 1.1 „ Những đạilượng sau đây là analog hay digital? „ Công tắc 10 trạng thái Digital „ Dòng ngõ ra củamột thiếtbịđiện. Analog „ Nhiệt độ phòng. Analog „ Tốc độ củamộtmôtơđiện. Analog „ Nút điềuchỉnh âm thanh củaradio. Analog 7 Hệ thống số „ Hệ thống số là mộtkếthợpcủacácthiết bịđượcthiếtkếđểlàm việcvớicácđại lượng vậtlýđượcmiêutả dướidạng số. „ Ví dụ: máyvi tính, máytínhtay, cácthiết bị audio/video số, điệnthoạisố, truyền hình kỹ thuậtsố 8 4
  5. Ưu điểmcủakỹ thuậtsố „ Nhìn chung, hệ thống số dễ thiếtkế. „ Các thông tin đượclưutrữ dễ dàng. „ Độ chính xác cao. „ Có thể lập trình hoạt động củahệ thống. „ Các mạch số ít bịảnh hưởng bởi nhiễu. „ Nhiềumạch số có thểđượctíchhợpvào trong mộtIC. 9 Hạnchế củakỹ thuậtsố „ Trong thựctế phầnlớncácđạilượng là analog. „ Để xử lý tín hiệuanalog, hệ thống cần thựchiệntheobabướcsau: „ Biến đổitínhiệu analog ngõ vào thành tín hiệusố (analog-to-digital converter, ADC) „ Xử lý thông tin số „ Biến đổitínhiệudigital ở ngõ ra thành tín hiệu analog (digital-to-analog converter,DAC) 10 5
  6. Mộtsố ví dụ về hệ thống số 11 Hệ thống điềukhiểnnhiệt độ 12 6
  7. Đĩa CD (Compact Disk) „ Âm thanh củacácnhạccụ và tiếng hát sẽ tạoramộttínhiệu điệnápanalog trong microphone. „ Tín hiệu analog này sẽđượcbiến đổi thành dạng số. „ Thông tin số sẽđượclưutrữ trong đĩaCD „ Trong quá trình playback, máy CD nhận thông tin số từđĩaCD vàbiến đổi thành tín hiệu analog, sau đókhuếch đạivàđưa ra loa. 13 Lựachọngiữa digital & analog „ Hệ thống số phảithêmvào2 bộ ADC và DAC (phứctạp, tốnkém) „ Hệ thống số yêu cầuthêmthờigiancho các quá trình biến đổi(hạnchế tốc độ) „ Trong phầnlớncácứng dụng, hệ thống số thường được ưutiênứng dụng do các ưu điểmcủanó. „ Mạch analog đượcsử dụng dễ dàng cho quá trình khuếch đạitínhiệu. Kếthợpgiữa analog và digital 14 7
  8. Giá trịđiệnáptrongDigital „ Binary 1: Điệnáptừ 2V đến5V „ Binary 0: Điệnáptừ 0V đến0.8V „ Not used: Điệnáptừ 0.8V đến2V, vùng này có thể gây ra lỗitrongmạch số. 15 Mạch số „ Mạch số phải đượcthiếtkếđểđiệnáp ngõ ra nằmtrongkhoảng logic 0 hoặc logic 1 „ Mộtmạch số làm việcvớicácgiátrị ngõ vào là logic 0 hoặc 1 mà không quan tâm đếngiátrịđiệnápthựctế. „ Mỗimộtmạch số tuân theo mộttậphợp các quy luậtlogic nhất định. 16 8
  9. Mạch số tích hợp „ Phầnlớncácmạch sốđượctíchhợptrong IC. „ Mộtsố kỹ thuậtchế tạoIC „ TTL „ CMOS „ Những họ IC này sẽđược đề cậptrong chương 8. 17 Truyềnsong song& nốitiếp „ Truyềnsong song „ Truyềnnốitiếp 18 9
  10. Bộ nhớ 19 Bộ nhớ „ Trạng thái củamạch có thểđượclưutrữ sau khi chấmdứttínhiệu ngõ vào. „ Thuộctínhlưugiátrị củanótương ứng vớithiếtbị nhớ nên đượcgọilàbộ nhớ (memory) „ Bộ nhớ thường đượclàmtừ các mạch Latches (chốt) hoặc Flip-Flop. 20 10
  11. Các phần chính củamáytính 21 Câu hỏi? 22 11
  12. Chương 2 Hệ thống số Th.S Đặng NgọcKhoa Khoa Điện-ĐiệnTử 1 Định nghĩa „ Mộthệ thống số bao gồmcáckýtự trong đó định nghĩa các phép toán cộng, trừ, nhân, chia. „ Hệ cơ số củamộthệ thống số là tổng ký tự có trong hệ thống sốđó. „ Trong kỹ thuậtsố có các hệ thống số sau đây: Binary, Octal, Decimal, Hexa- decimal. 2 1
  13. Định nghĩa (tt) Hệ thống số Cơ số Các ký tự có trong hệ thống Decimal 10 0, 1, 2, 3, 4, 5, 6, 7, 8 , 9 Binary 2 0, 1 Octal 8 0, 1, 2, 3, 4, 5, 6, 7 Hexa- 0, 1, 2, 3, 4, 5, 6, 7, 8 , 9 16 decimal A, B, C, D, E, F 3 Hệ thống số thậpphân „ Hệ thống số thập phân có phân bố các trọng số như sau: Dấuthậpphân 104 103 102 101 100 . 10-1 10-2 Trọng số 10-1 Trọng số 100 Trọng số 101 -2 Trọng số 102 Trọng số 10 4 2
  14. Hệ thống số thập phân (tt) „ Ví dụ: phân tích số thập phân 2745.21410 2 7 4 5 . 2 1 4 103 102 101 100 10-1 10-2 10-3 Most significant digit (MSL) Dấuthậpphân Least significant digit (LSD) „ 2745.21410 = (2 x 103) + (7 x 102) + (4 x 101) + (5 x 100) + (2 x 10-1) + (1 x 10-2) + (4 x 10-3) 5 Hệ thống số nhị phân „ Hệ thống số nhị phân có phân bố các trọng số như sau: Dấuphânsố 24 23 22 21 20 . 2-1 2-2 Trọng số 2-1 Trọng số 20 Trọng số 21 -2 Trọng số 22 Trọng số 2 6 3
  15. Hệ thống số nhị phân (tt) „ Ví dụ: phân tích số nhị phân 1011.1012 1 0 1 1 . 1 0 1 23 22 21 20 2-1 2-2 2-3 Most significant bit (MSB) Dấuphânsố Least significant bit (LSB) „ 1011.1012 = (1 x 23) + (0 x 22) + (1 x 21) + (1 x 20) + (1 x 2-1) + (0 x 2-2) + -3 (1 x 2 ) = 11.62510 7 Phép cộng nhị phân „ Cộng hai bit nhị phân A B A + B 0 0 0 0 1 1 1 0 1 1 1 10 8 4
  16. Phép cộng nhị phân (tt) „ Cộng hai số nhị phân không dấu a) 11 (3) b) 11.011 (3.375) +110 (6) +10.110 (2.750) 1001 (9) 110.001 (6.125) 9 Phép nhân nhị phân „ Nhân 2 bit nhị phân A B A x B 0 0 0 0 1 0 1 0 0 1 1 1 10 5
  17. Phép nhân nhị phân „ Nhân 2 số nhị phân 1110 x 1011 1110 1110 0000 1110 10011010 11 Số nhị phân có dấu „ Trong trường hợpcầnthể hiệndấu, số nhị phân sử dụng 1 bit để xác định dấu. „ Bit này thường ở vị trí đầutiên „ Bit dấubằng 0 xác định số dương. „ Bit dấubằng 1 xác định số âm. 12 6
  18. Số nhị phân có dấu „ Số nhị phân 6 bit có dấu A A6 5 A4 A3 A2 A1 A0 0 1 1 0 1 0 0 Bit dấu (+) Giá trị = 5210 A A6 5 A4 A3 A2 A1 A0 1 1 1 0 1 0 0 Bit dấu (-) Giá trị = -5210 13 Bộitronghệ nhị phân „ Để đolường dung lượng củabộ nhớ, đơn vị Kilo, Mega, Giga đượcsử dụng Bội Đơnvị Ký hiệu Giá trị 210 Kilo K 1024 220 Mega M 1048576 230 Giga G 1073741824 14 7
  19. Bộitronghệ nhị phân „ Ví dụ /230 = 15 Hệ thống số bát phân „ Hệ thống số bát phân có phân bố các trọng số như sau: 84 83 82 81 80 . 8-1 8-2 „ Ví dụ: phân tích số bát phân 3728 2 1 0 3728 = (3 x 8 ) + (7 x 8 ) + (2 x 8 ) = (3 x 64) + (7 x 8) + (2 x 1) = 25010 16 8
  20. Hệ thống số thậplụcphân „ Hệ thống số thậplụcphâncóphânbố các trọng số như sau: 164 163 162 161 160 . 16-1 16-2 „ Ví dụ: phân tích số thậplụcphân3BA16 2 1 0 3BA16 = (3 x 16 ) + (11 x 16 ) + (10 x 16 ) = (3 x 256) + (11 x 16) + (10 x 1) = 95410 17 Mã BCD (Binary coded decimal) „ Mỗichữ số trong mộtsố thậpphânđược miêu tả bằng giá trị nhị phân tương ứng. „ Mỗuchữ số thậpphânsẽđượcmiêutả bằng 4 bit nhị phân. 0 1 2 3 4 5 6 7 8 9 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 18 9
  21. Mã BCD „ Ví dụ hai số thập phân 847 và 943 đượcmiêu tả bởimãBCD như sau: 8 4 7 9 4 3 ↓ ↓ ↓ ↓ ↓ ↓ 1000 0100 0111 1001 0100 0011 19 So sánh BCD và Binary 13710= 100010012 (Binary) 13710= 0001 0011 0111 (BCD) „ Mã BCD sử dụng nhiềubit hơnnhưng quá trình biếnn đổi đơngiảnhơn 20 10
  22. Bảng chuyển đổi Decimal Binary Octal Hexadecimal BCD 0 0 0 0 0000 1 01 1 1 0001 2 10 2 2 0010 3 11 3 3 0011 4 100 4 4 0100 5 101 5 5 0101 6 110 6 6 0110 7 111 7 7 0111 8 1000 10 8 1000 9 1001 11 9 1001 10 1010 12 A 1000 0000 11 1011 13 B 1000 0001 12 1100 14 C 1000 0010 13 1101 15 D 1000 0011 14 1110 16 E 1000 0100 15 1111 17 F 1000 0101 21 Sử dụng bit Parity để phát hiệnlỗi „ Trong quá trình truyềndữ liệunhị phân, nhiễucóthể gây nên những lỗitrên đường truyền. „ Phương pháp đơngiản để phát hiệnlỗilà sử dụng bit Parity 22 11
  23. Sử dụng bit Parity để phát hiệnlỗi „ Trong phương pháp này, mộtbit mở rộng sẽđượcthêmvào, bit mở rộng đượcgọi là bit Parity 23 Sử dụng bit Parity để phát hiệnlỗi „ Giá trị củabit Parity phụ thuộcvàophương pháp sử dụng và số bit 1 trong khung dữ liệu. „ Phương pháp Parity chẵn: tổng số bit 1 trong khung dữ liệu(kể cả bit parity) phảilàsố chẵn. „ Dữ liệu 1 0 1 1, bit parity thêm vào 1 1 0 1 1 „ Phương pháp Parity lẻ: tổng số bit 1 trong khung dữ liệu(kể cả bit parity) phảilàsố lẻ. „ Dữ liệu 1 1 1 1, bit parity thêm vào 1 1 1 1 1 24 12
  24. Biến đổigiữacáchệ cơ số Decimal Octal Binary Hexadecimal 25 Binary Æ Decimal Binary Decimal Cách thựchiện: n „ Nhân mỗibit vớitrọng số 2 củanó „ Cộng các kếtquả lạivớinhau 26 13
  25. Binary Æ Decimal (tt) „ Ví dụ: biến đổi (10101101)2 sang thậpphân Binary 1 0 1 0 1 1 0 1 x x x x x x x x Giá trị 27 26 25 24 23 22 21 20 Kếtquả 128 + 32 + 8 + 4 + 1 17310 27 Decimal Æ Binary Decimal Binary Cách thựchiện: „ Chia 2 lấyphầndư „ Số dưđầu tiên là bit LSB (least significant bit) „ Số dư cuối cùng là bit MLB (most significant bit) 28 14
  26. Decimal Æ Binary „ Ví dụ: biến đổi6710 sang nhị phân Bước1: 67 / 2 = 33 dư 1 Bước2:33 / 2 = 16 dư 1 Bước3:16 / 2 = 8 dư 0 Bước4:8 / 2 = 4 dư 0 Bước5:4 / 2 = 2 dư 0 Bước6:2 / 2 = 1 dư 0 Bước7:1 / 2 = 0 dư 1 1 0 0 0 0 1 12 29 Octal Æ Binary Octal Binary Cách thựchiện: „ Biếnmỗikýtự số trong Octal thành 3 bit nhị phân tương ứng. Octal 0 1 2 3 4 5 6 7 Binary 000 001 010 011 100 101 110 111 30 15
  27. Octal Æ Binary (tt) „ Biến đổi 4728 sang hệ nhị phân 4 7 2 ↓ ↓ ↓ 1001110102 100 111 010 „ Biến đổi 54318 sang hệ nhị phân 5 4 3 1 ↓ ↓ ↓ ↓ 1011000110012 101 100 011 001 31 Hexa Æ Binary Hexa Decimal Binary 0 0 0000 Hexa 1 1 0001 2 2 0010 3 3 0011 4 4 0100 5 5 0101 Binary 6 6 0110 7 7 0111 8 8 1000 9 9 1001 Cách thựchiện: A 10 1010 B 11 1011 „ Biếnmỗikýtự số C 12 1100 trong Hexa thành 4 bit D 13 1101 nhị phân tương ứng. E 14 1110 F 15 1111 32 16
  28. Hexa Æ Binary (tt) „ Biến đổi 47C16 sang hệ nhị phân „ 4 7 C ↓ ↓ ↓ 100011111002 0100 0111 1100 „ Biến đổi 10AF16 sang hệ nhị phân 1 0 A F ↓ ↓ ↓ ↓ 10000101011112 0001 0000 1010 1111 33 Decimal Æ Octal Decimal Octal Cách thựchiện: „ Chia 8 lấyphầndư „ Số dưđầu tiên là LSD (least significant digit) „ Số dư cuối cùng là MLD (most significant digit) 34 17
  29. Decimal Æ Octal (tt) „ Ví dụ: biến đổi 123410 sang bát phân Bước1: 1234 / 8 = 154 dư 2 Bước2:154 / 8 = 19 dư 2 Bước3:19 / 8 = 2 dư 3 Bước4:2 / 8 = 0 dư 2 2 3 2 28 35 Decimal Æ Hexa Decimal Hexa Cách thựchiện: „ Chia 16 lấyphầndư „ Số dưđầu tiên là LSD (least significant digit) „ Số dư cuối cùng là MLD (most significant digit) 36 18
  30. Decimal Æ Hexa (tt) „ Ví dụ: biến đổi 466010 sang thậplụcphân Bước1: 4660 / 16 = 291 dư 4 Bước2:291 / 16 = 18 dư 3 Bước3:18 / 16 = 1 dư 2 Bước4:1 / 16 = 0 dư 1 1 2 3 416 37 Binary Æ Octal Binary Octal Cách thựchiện: „ Bắt đầutừ bên trái, nhóm số nhị phân thành các nhóm 3 bit „ Biến đổimỗi nhóm 3 bit thành mộtsố Octal 38 19
  31. Binary Æ Octal (tt) „ Ví dụ: biến đổi 10110101112 sang Octal 1 3 2 7 1 011 010 111 10110101112 = 13278 39 Binary Æ Hexa Binary Hexa Cách thựchiện: „ Bắt đầutừ bên trái, nhóm số nhị phân thành các nhóm 4 bit „ Biến đổimỗi nhóm 4 bit thành mộtsố Hexa 40 20
  32. Binary Æ Hexa (tt) „ Ví dụ: biến đổi 101011010101110011010102 sang Hexa 5 6 A E 6 A 101 0110 1010 1110 0110 1010 56AE6A 101011010101110011010102 = 16 41 Octal Æ Hexa Octal Hexa Cách thựchiện: „ Biến đổisố Octal thành số Binary „ Biến đổisố Binary thành số Hexa 42 21
  33. Octal Æ Hexa (tt) „ Ví dụ: biến đổi 10768 sang Hexa 1 0 7 6 ↓ ↓ ↓ ↓ 001 000 111 110 2 3 E 10768 = 23E16 43 Hexa Æ Octal Hexa Octal Cách thựchiện: „ Biến đổisố Hexa thành số Binary „ Biến đổisố Binary thành số Octal 44 22
  34. Hexa Æ Octal (tt) „ Ví dụ: biến đổi1F0C16 sang Octal 1 F 0 C ↓ ↓ ↓ ↓ 0001 1111 0000 1100 1 7 4 1 4 1F0C16 = 174148 45 Bài tập-Biến đổi1 „ Thựchiện các phép biến đổi sau: Decimal Binary Octal Hexa 33 1110101 703 1AF 46 23
  35. Bài tập-Biến đổi 1 (tt) „ Kếtquả: Decimal Binary Octal Hexa 33 100001 41 21 117 1110101 165 75 451 111000011? 703 1C3 431 110101111 657 1AF 47 Phân số „ Binary Æ Decimal 1 0.1 0 1 1 1 x 2-4 = 0.0625 1 x 2-3 = 0.125 0 x 2-2 = 0.0 1 x 2-1 = 0.5 0 x 20 = 0.0 1 x 21 = 2.0 10.10112 = 2.6875 48 24
  36. Phân số „ Deciaml Æ Bianry .14579 x 2 3.14579 0.29158 x 2 0.58316 x 2 1.16632 x 2 0.33264 x 2 0.66528 x 2 1.33056 11.001001 etc. 49 Phân số „ Ví dụ: chuyển 189.02310 thành số binary 189/2 = 94 dư 1 0.023 x 2 = 0.046 dư 0 94/2 = 47 dư 0 0.046 x 2 = 0.092 dư 0 47/2 = 23 dư 1 0.092 x 2 = 0.184 dư 0 23/2 = 11 dư 1 0.184 x 2 = 0.368 dư 0 11/2 = 5 dư 1 0.368 x 2 = 0.736 dư 0 5/2 = 2 dư 1 0.736 x 2 = 1.472 dư 1 2/2 = 1 dư 0 0.472 x 2 = 0.944 dư 0 1/2 = 0 dư 1 189.023 = 10111101.0000010 2 50 25
  37. Bài tập-Biến đổi2 „ Thựchiện các phép biến đổi sau: Decimal Binary Octal Hexa 29.8 101.1101 3.07 C.82 51 Bài tập-Biến đổi 2 (tt) „ Kếtquả: Decimal Binary Octal Hexa 29.8 11101.110011 35.63 1D.CC 5.8125 101.1101 5.64 5.D 3.109375 11.000111? 3.07 3.1C 12.5078125 1100.10000010 14.404 C.82 52 26
  38. Câu hỏi? 53 27
  39. Chương 3 Các cổng logic & Đạisố Boolean Th.S Đặng NgọcKhoa Khoa Điện-ĐiệnTử 1 Hằng số Boolean và biến „ Khác vớicácđạisố khác, các hằng và biếntrongđạisố Boolean chỉ có hai giá trị: 0 và 1 „ Trong đạisố Boolean không có: phân số, số âm, lũythừa, cănsố, „ Đạisố Boolean chỉ có 3 toán tử: „ Cộng logic, hay còn gọitoántử OR „ Nhân logic, hay còn gọitoántử AND „ Bù logic, hay còn gọitoántử NOT 2 1
  40. Hằng số Boolean và biến (tt) „ Giá trị 0 và 1 trong đạisố Boolean mang ý nghĩamiêutả các trạng thái hay mứclogic Logic 0 Logic 1 False True Off On Low High No Yes Open switch Closed switch 3 Bảng chân trị „ Bảng chân trị miêu tả mốiquanhệ giữa giá trị các ngõ vào và ngõ ra. Ví dụ: 4 2
  41. Cổng OR „ Biểuthức Boolean củacổng OR x = A + B 5 Cổng OR (tt) Ngõ ra ở trạng thái tích cực khi ít nhấtmột ngõ vào ở trạng thái tích cực. 6 3
  42. IC cổng OR 74LS32 7 IC cổng OR 74LS32 8 4
  43. Cổng OR (tt) „ Cổng OR có thể có nhiềuhơn2 ngõvào. 9 Ví dụ 3-1 „ Cổng OR đượcsử dụng trong mộthệ thống báo động. 10 5
  44. Ví dụ 3-2 „ Biểu đồ thời gian cho cổng OR. 11 Ví dụ 3-3 „ Biểu đồ thời gian cho cổng OR. 12 6
  45. Cổng AND „ Biểuthức Boolean củacổng AND x = A * B 13 Cổng AND (tt) Ngõ ra ở trạng thái tích cực khi tấtcả các ngõ vào ở trạng thái tích cực. 14 7
  46. IC cổng AND 74LS08 15 Cổng AND (tt) „ Cổng AND có thể có nhiềuhơn2 ngõvào. 16 8
  47. Ví dụ 3-4 „ Biểu đồ thời gian cho cổng AND. 17 Mạch Enable/Disable „ Cổng AND đượcsử dụng làm mộtmạch khóa đơngiản 18 9
  48. Cổng NOT „ Cổng NOT luôn luôn chỉ có mộtngõvào „ Biểuthức Boolean củacổng NOT x = A 19 IC cổng NOT 74LS04 20 10
  49. IC cổng NOT 74LS04 21 Ví dụ 3-5 „ Ngõ ra củacổng NOT xác định trạng thái của nút nhấn. 22 11
  50. Miêu tảđạisố mạch logic „ Bấtkỳ mạch logic nào cũng có thểđược xây dựng từ 3 cổng logic cơ bản: AND, OR và NOT. „ Ví dụ: „ x = AB + C „ x = (A+B)C „ x = (A+B) „ x = ABC(A+D) 23 Ví dụ 3-6 24 12
  51. Ví dụ 3-7 25 Ví dụ 3-8 26 13
  52. Xác định giá trị ngõ ra „ Cho mạch có biểuthức x = ABC(A+D) „ Xác định giá trị ngõ ra x khi A=0, B=1, C=1, D=1 „ Giá trị ngõ ra có thểđượcxácđịnh 27 Thiếtlậpbảng chân trị „ Ví dụ hãy thiếtlậpbảng chân trị từ sơđồ mạch logic sau đây A B C x 0 0 0 0 0 1 0 1 0 0 1 1 INPUTS 1 0 0 2 = Số trạng thái ngõ vào 1 0 1 23 = 8 trạng thái 1 1 0 1 1 1 28 14
  53. Thiếtlậpbảng chân trị 0 0 0 0 1 0 0 A B C x 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1 29 Thiếtlậpmạch từ biểuthức „ Hãy thiếtkế mộtmạch logic đượcxácđịnh bởibiểuthức: y = AC + BC + ABC „ Khi mộtmạch được định nghĩabởibiểu thức logic, ta có thể thiếtkế mạch logic trựctiếptừ biểuthức đó. „ Biểuthứcgồm3 thànhphầnOR với nhau. „ Ngõ vào củacổng OR là ngõ ra củacác cổng AND 30 15
  54. Thiếtlậpmạch từ biểuthức 31 Thiếtlậpmạch từ biểuthức „ Ví dụ hãy thiếtlậpmạch logic cho biểu thức x = (A + B)(B + C) 32 16
  55. Cổng NOR „ Biểuthức Boolean củacổng NOR x = A + B 33 IC cổng NOR 74LS02 34 17
  56. Ví dụ 3-9 „ Biểu đồ thời gian cho cổng NOR. 35 Cổng NAND „ Biểuthức Boolean củacổng NAND x = A * B 36 18
  57. IC cổng NAND 74LS00 37 Ví dụ 3-10 „ Biểu đồ thời gian cho cổng NAND. 38 19
  58. Các định lý cơ bảntrong đạisố Boolean 39 Các định lý đơnbiến x * 0 = 0 x * 1 = x x * x = x x * x = 0 x + 0 = x x + 1 = 1 x + x = x x + x = 1 40 20
  59. Các định lý nhiềubiến „ Luậtgiaohoán x * y = y * x x + y = y + x „ Luậtkếthợp (x * y) * z = x * (y * z) (x + y) + z = x + (y + z) 41 Các định lý nhiềubiến (tt) „ Luậtphânphối x * (y + z) = xy + xz (x + y)(w + z) = xw + xz +yw + yz „ Luậthoànnguyên x = x 42 21
  60. Mộtsố công thứcthường dùng a) x.y + x.y = x b) x + x.y = x c) x + x.y = x + y 43 Định lý DeMORGAN Định lý DeMORGAN 2 biến x.y = x + y x + y = x.y Định lý DeMorGAN nhiềubiến x.y.z.w = x + y + z + w x + y + z + = x.y.z 44 22
  61. Áp dụng định lý DeMORGAN 45 Áp dụng định lý DeMORGAN 46 23
  62. Sựđa nhiệmcủacổng NAND 47 Sựđa nhiệmcủacổng NOR 48 24
  63. Miêu tả cổng logic 49 Miêu tả cổng logic (tt) „ Khi mộtngõvàohay ngõratrêncổng logic có ký hiệu vòng tròn thì ngõ vào hay ngõ ra đó đượcgọilàtíchcựcmứcthấp. „ Trường hợpngượclại, không có vòng tròn, thì gọilàtíchcựcmứccao. 50 25
  64. Miêu tả cổng logic (tt) 51 Miêu tả cổng logic (tt) 52 26
  65. Câu hỏi? 53 27
  66. Chương 4 Mạch logic Th.S Đặng NgọcKhoa Khoa Điện-ĐiệnTử 1 Biểudiễnbằng biểuthức đạisố „ Một hàm logic n biếnbấtkỳ luôn có thể biểudiễndướidạng: „ Tổng củacáctích(Chuẩntắctuyển - CTT): là dạng tổng củanhiều thành phầnmàmỗi thành phầnlàtíchcủa đầy đủ n biến. „ Tích củacáctổng (Chuẩntắchội –CTH): là dạng tích của nhiều thành phầnmàmỗi thành phầnlàtổng của đầy đủ n biến. 2 1
  67. Biểudiễnbằng biểuthức đạisố „ Dạng chuẩntắctuyển Vị trí ABCF F = ∑(1,2,5,6) 0 000 0 F=ABC+ ABC + ABC + ABC 1 0 0 1 1 2 0 1 0 1 3 0 1 1 0 „ Dạng chuẩntắchội 4 1 0 0 0 5 1 0 1 1 F = ∏(0,3,4,7) 6 1 1 0 1 F = (A+B+C)(A+B+C)(A+B+C)(A+B+C) 7 1 1 1 0 3 Biểudiễnbằng biểuthức đạisố Chuẩntắt tuyển Chuẩntắchội ∑ ∏ Tổng củacáctích Tích củacáctổng Lưuý cácgiátrị 1 Lưuý cácgiátrị 0 X = 0 ghi X X = 0 ghi X X = 1 ghi X X = 1 ghi X 4 2
  68. Rút gọnmạch logic „ Làm cho biểuthứclogic đơngiảnnhấtvàdo vậymạch logic sử dụng ít cổng logic nhất. „ Hai mạch sau đây là tương đương nhau 5 Phương pháp rút gọn „ Có hai phương pháp chính để rút gọn mộtbiểuthức logic. „ Phương pháp biến đổi đạisố: sử dụng các định lý và các phép biến đổi Boolean để rút gọnbiểuthức. „ PhưongphápbìaKarnaugh: sử dụng bìa Karnuagh để rút gọnbiểuthứclogic 6 3
  69. Phương pháp biến đổi đạisố „ Sử dụng các định lý và các phép biến đổi Boolean để rút gọnbiểuthức. „ Ví dụ: Biểuthứcban đầu Rút gọn ABC+AB’(A’C’)’ A(B’+C) ABC+ABC’+AB’C A(B+C) A’C(A’BD)’+A’BC’D’+AB’C B’C+A’D’(B+C) (A’+B)(A+B+D)D’ BD’ ? 7 Ví dụ 4-1 „ Hãy rút gọnmạch logic sau 8 4
  70. Bài toán thiếtkế Hãy thiếtkế mộtmạch logic có: „ Ba ngõ vào „ Mộtngõra „ Ngõ ra ở mứccaochỉ khi đasố ngõ vào ở mứccao 9 Trình tự thiếtkế „ Bước1: Thiếtlậpbảng chân trị. A B C x 0 0 0 0 0 0 1 0 A 0 1 0 0 Mạch B x 0 1 1 1 logic C 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 10 5
  71. Trình tự thiếtkế „ Bước2: Thiếtlậpphương trình từ bảng chân trị. A B C x 0 0 0 0 x = ABC + ABC + ABC + ABC 0 0 1 0 0 1 0 0 0 1 1 1 A.B.C 1 0 0 0 1 0 1 1 A.B.C 1 1 0 1 A.B.C A.B.C 1 1 1 1 11 Trình tự thiếtkế „ Bước3: Rútgọnbiểuthứclogic x = ABC + ABC + ABC + ABC x = ABC + ABC + ABC + ABC + ABC + ABC x = BC + AC + AB 12 6
  72. Trình tự thiếtkế „ Bước4: Vẽ mạch logic ứng vớibiểuthức logic vừarútgọn x = BC + AC + AB 13 Ví dụ 4-1 „ Hãy thiếtkế mộtmạch logic có 4 ngõ vào A, B, C, D và một ngõ ra. Ngõ ra chỉở mứccaokhiđiệnáp(đượcmiêutả bởi4 bit nhị phân ABCD) lớnhơn6. 14 7
  73. Kếtquả 15 Ví dụ 4-3 „ Thiếtkế mạch logic điềukhiểnmạch phun nhiên liệutrongmạch đốtnhư sau: Cảmbiến để ngọnlửa ở giữaA vàB Cảmbiếncókhícần đốt 16 8
  74. Bìa Karnaugh 17 Phương pháp bìa Karnaugh „ Giống như bảng chân trị, bìa Karnaugh là mộtcách để thể hiệnmốiquanhệ giữacácmứclogic ngõ vào và ngõ ra. „ BìaKarnaughlàmộtphương pháp đượcsử dụng để đơngiảnbiểuthứclogic. „ Phương pháp này dễ thựchiệnhơnphương pháp đạisố. „ Bìa Karnaugh có thể thựchiệnvớibấtkỳ số ngõ vào nào, nhưng trong chương trình chỉ khảosátsố ngõ vào nhỏ hơn6. 18 9
  75. Định dạng bìa Karnaugh „ Mỗimộttrường hợptrongbảng chân trị tương ứng với 1 ô trong bìa Karnaugh „ Các ô trong bìa Karnaugh được đánh số sao cho 2 ô kề nhau chỉ khác nhau 1 giá trị. „ Do các ô kề nhau chỉ khác nhau 1 giá trị nên chúng ta có thể nhóm chúng lại để tạo một thành phần đơngiảnhơn ở dạng tổng các tích. 19 Bảng chân trị ⇒ K-map „ Mộtvídụ tương ứng giữabảng chân trị và bìa Karnaugh X Y Z Z X X Giátrị 0 Î 0 0 1 Y 1 1 Giátrị 1 Î 0 1 0 0 2 Giátrị 2 Î 1 0 1 Y 0 1 Giátrị 3 Î 1 1 1 1 3 20 10
  76. Xác định giá trị các ô X X X X Y 1 0 X Y Y 0 1 X Y Y 0 0 Y 0 0 X X X X Y 0 0 Y 0 0 Y 1 0 X Y Y 0 1 X Y 21 Nhóm các ô kề nhau X Y X X X Y Y 1 1 Y 0 0 Z = X Y + X Y = Y ( X + X ) = Y XX Y 1 1 Y Y 0 0 22 11
  77. Nhóm các ô lạivớinhau „ Nhóm 2 ô “1” kề nhau, loạirabiếnxuất hiện ở cả hai trạng thái bù và không bù. „ Nhóm 4 ô “1” kề nhau, loạira2 biếnxuất hiện ở cả hai trạng thái bù và không bù. „ Nhóm 8 ô “1” kề nhau, loạira3 biếnxuất hiện ở cả hai trạng thái bù và không bù. „ 23 K-map 2 biến: nhóm 2 X X X X Y 1 1 Y Y 1 0 X Y 0 0 Y 1 0 X X X X Y 0 0 Y 0 1 X Y 1 1 Y Y 0 1 24 12
  78. K-map 2 biến: nhóm 4 X X 1 Y 1 1 Y 1 1 25 Ví dụ K-map 2 biến R S T T R R 0 0 1 S 1 1 0 1 0 0 2 S 1 0 1 S 0 0 1 1 0 1 3 T = F(R,S) = S 26 13
  79. K-map 3 biến A B C Y 0 Î 0 0 0 1 Y 1 Î 0 0 1 0 A B A B A B A B 2 Î 0 1 0 1 C 1 1 1 0 3 Î 0 1 1 1 0 2 6 4 4 Î 1 0 0 0 C 0 1 0 0 1 3 7 5 5 Î 1 0 1 0 6 Î 1 1 0 1 7 Î 1 1 1 0 27 K-map 3 biến: nhóm 2 A B A B A B A B C 10 01 01 01 AB CBC C 10 01 01 01 28 14
  80. K-map 3 biến: nhóm 4 A B A B A B A B C 01 10 10 01 BACB C 01 10 10 01 29 K-map 3 biến: nhóm 8 A B A B A B A B C 1 1 1 1 1 C 1 1 1 1 30 15
  81. Bìa Karnaugh 4 biến F AB 00 01 11 10 A B C D F CD 0 0 0 0 1 0 0 0 1 0 00 0 0 1 0 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 01 0 1 1 0 1 0 1 1 1 0 1 0 0 0 1 1 0 0 1 0 1 0 1 0 0 11 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 0 10 1 1 1 1 0 31 Bìa Karnaugh 4 biến F AB 00 01 11 10 CD 00 Lưuý cácký hiệutrong 01 bìa Karnaugh 11 10 32 16
  82. Bìa Karnaugh 4 biến F AB 00 01 11 10 A B C D F CD 0 0 0 0 1 0 0 0 1 0 00 1 1 0 1 0 0 1 0 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 01 0 0 1 0 0 1 1 0 1 0 1 1 1 0 1 0 0 0 1 1 0 0 1 0 1 0 1 0 0 11 0 0 0 1 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 0 10 0 1 0 0 1 1 1 1 0 33 K-map 4 biến: nhóm 2 F AB CD 00 01 11 10 ACD 00 0 0 1 1 01 0 0 0 0 11 0 0 0 0 BCD 10 1 0 0 1 34 17
  83. K-map 4 biến: nhóm 4 F AB CD 00 01 11 10 00 0 0 0 0 CD 01 1 1 1 1 11 0 0 0 0 10 0 0 0 0 35 K-map 4 biến: nhóm 4 F AB CD 00 01 11 10 00 0 0 0 0 BD 01 0 1 1 0 11 0 1 1 0 10 0 0 0 0 36 18
  84. K-map 4 biến: nhóm 4 F AB CD 00 01 11 10 00 0 0 0 0 01 0 0 0 0 11 1 0 0 1 BC 10 1 0 0 1 37 K-map 4 biến: nhóm 4 F AB CD 00 01 11 10 00 1 0 0 1 01 0 0 0 0 11 0 0 0 0 BD 10 1 0 0 1 38 19
  85. K-map 4 biến: nhóm 8 F AB CD 00 01 11 10 00 0 1 1 0 B 01 0 1 1 0 11 0 1 1 0 10 0 1 1 0 39 K-map 4 biến: nhóm 8 F AB CD 00 01 11 10 00 1 1 0 0 A 01 1 1 0 0 11 1 1 0 0 10 1 1 0 0 40 20
  86. K-map 4 biến: nhóm 8 F AB CD 00 01 11 10 00 1 0 0 1 01 1 0 0 1 B 11 1 0 0 1 10 1 0 0 1 41 Rút gọnbằng bìa Karnaugh „ Bước1: Biểudiễnhàmđãchotrênbìa Karnaugh. „ Bước 2: Nhóm các ô có giá trị bằng 1 theo các quy tắc: „ Tổng các ô là lớnnhất. n „ Tổng các ô phảilà2 (n nguyên). „ Các ô này phảinằmkề nhau. 42 21
  87. Rút gọnbằng bìa Karnaugh „ Bước3: Làmlạibước2 chođếnkhitấtcả các ô logic 1 đều đượcsử dụng. „ Bước 4: Xác định kếtquả theo các quy tắc: „ Mỗi nhóm sẽ là mộttíchcủacácbiến. „ Kếtquả là tổng củacáctíchở trên. 43 Ví dụ 4-4 M J K J K J K J K L 1 1 0 0 0 2 6 4 J L L 0 1 0 1 1 3 7 5 J K JKL M = F(J,K,L) = J L + J K + J K L 44 22
  88. Ví dụ 4-5 B C A B A B A B A B C 1 0 0 1 0 2 6 4 C 0 0 1 1 1 3 7 5 A C Z = F(A,B,C) = A C + B C 45 Ví dụ 4-6 A B A B A B A B B C C 1 0 1 0 A C C 1 1 1 0 A B A B F1 = F(A,B,C) = A B + A B + A C F2 = F(A,B,C) = A B + A B + B C 46 23
  89. Ví dụ 4-7 W X W X W X W X W X Y Y Z 1 1 1 0 0 4 12 8 Y Z 0 0 1 0 1 5 13 9 Y Z 0 0 0 0 3 7 15 11 Y Z 1 1 0 1 2 6 14 10 W Z X Y Z F1 = F(w,x,y,z) = W X Y + W Z + X Y Z 47 Ví dụ 4-8 Rút gọnbiểuthức sau đây: f(A,B,C,D) = ∑(2,3,4,5,7,8,10,13,15) F AB 00 01 11 10 CD 00 1 1 01 1 1 11 1 1 1 10 1 1 48 24
  90. Ví dụ 4-8 F AB 00 01 11 10 CD ABC 00 1 1 BD 01 1 1 ABC 11 1 1 1 ABD 10 1 1 f(A,B,C,D) = BD + ABC + ABD + ABC 49 Trạng thái Don’t Care „ Mộtsố mạch logic có đặc điểm: vớimột số giá trị ngõ vào xác định, giá trị ngõ ra không đượcxácđịnh cụ thể. „ Trạng thái không xác định củangõra đượcgọilàtrạng thái Don’t Care. „ Vớitrạng thái này, giá trị củanócóthể là 0 hoặc1. „ Trạng thái Don’t Care rấttiệnlợitrong quá trình rút gọnbìaKarnaugh. 50 25
  91. Ví dụ trạng thái Don’t Care 51 Ví dụ 4-9 W X W X W X W X W X Y Z F2 X Y Z 0 0 0 0 1 0 0 0 1 x Y Z 1 X 0 1 0 0 1 0 1 0 4 12 8 0 0 1 1 0 0 1 0 0 0 Y Z 0 X X 0 0 1 0 1 x 1 5 13 9 0 1 1 0 0 Y Z 0 1 1 1 x Y Z X 1 1 1 1 0 0 0 x 3 7 15 11 1 0 0 1 1 1 0 1 0 0 Y Z X 1 1 0 1 0 1 1 1 2 6 14 10 1 1 0 0 x 1 1 0 1 1 X Y 1 1 1 0 1 1 1 1 1 1 F2 = F(w,x,y,z) = X Y Z + Y Z + X Y 52 26
  92. Ví dụ 4-10 A B C D F „ Xác định biểuthứcchobảng 0 0 0 0 0 0 0 0 1 1 chân trị sau đây 0 0 1 0 0 0 0 1 1 1 0 1 0 0 1 Dạng chuẩntắctuyển 0 1 0 1 x 0 1 1 0 0 f(A,B,C,D) 0 1 1 1 1 = ∑(1,3,4,7,11) + d(5,12,13,14,15) 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 Dạng chuẩntắchội 1 1 0 0 x 1 1 0 1 x f(A,B,C,D) 1 1 1 0 x = ∏(0,2,6,8,9,10)•D(5,12,13,14,15) 1 1 1 1 x 53 Ví dụ 4-10 f(A,B,C,D) = ∑(1,3,4,7,11) + d(5,12,13,14,15) f(A,B,C,D) = (0,2,6,8,9,10)•D(5,12,13,14,15) F F AB AB 00 01 11 10 00 01 11 10 CD CD 00 1 x 00 0 x 0 01 1 x x 01 x x 0 11 1 1 x 1 11 x 10 x 10 0 0 x 0 CTT CTH 54 27
  93. Ví dụ 4-10 F F AB AB 00 01 11 10 00 01 11 10 CD CD 00 1 x 00 0 x 0 01 1 x x 01 x x 0 11 1 1 x 1 11 x 10 x 10 0 0 x 0 f(A,B,C,D) = CD + BC + AD f(A,B,C,D) = (B+D)(A+C)(B+D)(A+C)(C+D)(B+D) 55 K-map 5 biến f(A,B,C,D,E) = ∑(0,2,4,7,10,12,13,18,23,26,28,29) A=0 A=1 F F BC BC 00 01 11 10 00 01 11 10 DE DE 00 0 4 12 8 00 16 20 28 24 01 1 5 13 9 01 17 21 29 25 11 3 7 15 11 11 19 23 31 27 10 2 6 14 10 10 18 22 30 26 56 28
  94. K-map 5 biến f(A,B,C,D,E) = ∑(0,2,4,7,10,12,13,18,23,26,28,29) A=0 A=1 F F BC BC 00 01 11 10 00 01 11 10 DE DE 00 1 1 1 00 1 01 1 01 1 11 1 11 1 10 1 1 10 1 1 57 K-map 5 biến f(A,B,C,D,E) = ∑(0,2,4,7,10,12,13,18,23,26,28,29) A=0F A=1 F BC BC 00 01 11 10 00 01 11 10 DE DE 00 1 1 1 00 1 01 1 01 1 ABDE BCD 11 11 1 BCDE 1 10 1 1 10 1 1 CDE f(A,B,C,D) = ABDE+BCD+BCDE+CDE 58 29
  95. Cổng EX-OR „ Cổng EX-OR có hai ngõ vào. „ Ngõ ra củacổng EX-OR ở mứccaochỉ khi haingõvàocógiátrị khác nhau. 59 Cổng EX-OR 60 30
  96. IC EX-OR 74LS86 61 Cổng EX-NOR „ Cổng EX-NOR có hai ngõ vào. „ Ngõ ra củacổng EX-NOR ở mứccaochỉ khi hai ngõ vào có giá trị giống nhau. 62 31
  97. Cổng EX-NOR 63 Ví dụ 4-11 „ Sử dụng cổng EX-NOR để đơngiảnmạch logic sau 64 32
  98. Mạch tạovàkiểm tra parity 65 Mạch Enable/Disable 66 33
  99. Đặc điểmcủaIC số „ IC đượccấutạotừ các điệntrở, diode, transistor, các linh kiệnnàyđược đặttrên mộtlớpbándẫnlàmnền. „ Để tránh các tác động cơ học, hóa học, IC được đóng trong những vỏ silicon hoặc plastic. „ Chip thựctế nhỏ hơnhìnhdángcủanó rất nhiều 67 Dạng cơ bảncủaIC số „ Dạng hai hàng chân song song 68 34
  100. Dạng cơ bảncủaIC số „ Dạng hai hàng chân song song 69 Dạng cơ bảncủaIC số „ Dạng đóng vỏ hộp (flat pack) 70 35
  101. Đế gắnIC „ Để thuậnlợi trong quá trình lắprápvà thay đổi, IC thường đượcgắntrêncácđế. 71 Mạch số tích hợp(IC) Độ tích hợp Số cổng logic Small-scale integration (SSI) <12 Medium-scale integration (MSI) 12 to 99 Large-scale integration (LSI) 100 to 9999 Very large-scale integration (VLSI) 10,000 to 99,999 Ultra large-scale integration (ULSI) 100,000 to 999,999 Giga-scale integration (GSI) 1,000,000 or more 72 36
  102. IC số Bipolar và Unipolar „ IC sốđược phân thành IC bipolar và IC unipolar. „ IC bipolar là những IC đượctạo thành từ những transistor BJT (PNP hoặcNPN) „ IC unipolar đượctạo thành từ những transistor hiệu ứng trường (MOSFET) 73 Cổng NOT bipolar và unipolar 74 37
  103. Họ IC „ IC sốđược phân thành hai loại chính là TTL và CMOS. „ Họ TTL là những IC bipolar (bảng 4-1) „ Họ CMOS là những IC unipolar (bảng 4-2) 75 Họ TTL (Bảng 4-1) Phân loại TTL Ký hiệu Ví dụ IC Standard TTL 74 7404 (NOT) Schottky TTL 74S 74S04 Low-power Schottky TTL 74LS 74LS04 Advanced Schottky TTL 74AS 74AS04 Advanced low-power 74ALS 74ALS04 Schottky TTL 76 38
  104. Họ CMOS (Bảng 4-2) Phân loạiCMOS Ký hiệu Ví dụ IC Metal-gate CMOS 40 4001 (NOR) Metal-gate, pin-compatible with TTL 74C 74C02 Silicon-gate, pin-compatible with TTL, 74HC 74HC02 high-speed Silicon-gate, high-speed, pin- 74HCT 74HCT02 compatible and electrically compatible with TTL Advanced-performance CMOS, not pin or 74AC 74AC02 electrically compatible with TTL Advanced-performance CMOS, not pin but 74ACT 74ACT02 electrically compatible with TTL 77 Nguồn cung cấpvànối đất „ Để có thể sử dụng đượcnhững IC số ta cầnphải cung cấpnguồn cho nó. „ Chân nguồn (power) ký hiệulàVCC cho họ TTL và VDD cho họ CMOS. „ Chân đất(ground) 78 39
  105. Mức điện áp TTL Input Output Voltage Voltage Maximum 5.0 V 5.0 V Maximum HIGH HIGH 4.0 V 4.0 V Typical 3.5 V 3.0 V 3.0 V 2.4 V 2.0 V 2.0 V 2.0 V Undefined Undefined Region Region 1.0 V 1.0 V 0.8 V 0.4 V LOW LOW Minimum 0.0 V Typical 0.1 V 0.0 V Minimum79 Mức nhiễu TTL Input Output Voltage Voltage Maximum 5.0 V 5.0 V Maximum HIGH HIGH 4.0 V 4.0 V Typical 3.5 V 3.0 V 3.0 V 2.4 V Mức nhiễu (0.4 V) 2.0 V 2.0 V 2.0 V Undefined Undefined Region Region 1.0 V 1.0 V 0.8 V Mức nhiễu (0.4 V) 0.4 V LOW LOW Minimum 0.0 V Typical 0.1 V 0.0 V Minimum80 40
  106. Mức điệnápCMOS Input Output Voltage Voltage Maximum 5.0 V 5.0 V Maximum HIGH 4.9 V HIGH 4.0 V 4.0 V 3.5 V 3.0 V 3.0 V Undefined Undefined Region Region 2.0 V 2.0 V 1.0 V 1.0 V 1.0 V LOW LOW 0.1 V Minimum 0.0 V 0.0 V Minimum81 Mức nhiễuCMOS Input Output Voltage Voltage Maximum 5.0 V 5.0 V Maximum HIGH 4.9 V HIGH Mức nhiễu (1.4 V) 4.0 V 4.0 V 3.5 V 3.0 V 3.0 V Undefined Undefined Region Region 2.0 V 2.0 V 1.0 V 1.0 V 1.0 V Mức nhiễu (0.9 V) LOW LOW 0.1 V Minimum 0.0 V 0.0 V Minimum82 41
  107. Ngõ vào không kếtnối „ Vớihọ TTL, ngõ vào không kếtnốilàm việcgiống như mức logic 1, tuy nhiên khi đothìđiệnápDC tạichânđónằmtrong khoảng 1,4 – 1,8V. „ VớihọcCMOS tấtcả các ngõ vào phải đượckếtnối. 83 Những lỗi bên trong IC „ Ngõ vào hoặcra bị nối đến đất hoặcnguồnVCC 84 42
  108. Những lỗi bên trong IC „ Ngõ vào hoặcrabị hở mạch 85 Những lỗi bên trong IC „ Ngắnmạch giữa hai chân 86 43
  109. Những lỗibênngoàiIC „ Đường dây tín hiệubị hở mạch: dây đứt, mối hàn không tốt, chân IC gãy, chân đế IC gãy. „ Đường dây tín hiệubị ngắnmạch: do đường dây, mối hàn, board mạch bịđứt. „ Nguồn cung cấp không đúng. „ Output loading: khi ngõ ra kếtnốivớiquá nhiềungõvàokhác. 87 Câu hỏi? 88 44
  110. Chương 5 Flip – Flops Th.S Đặng NgọcKhoa Khoa Điện-ĐiệnTử 1 Giớithiệu „ Sơđồhệ thống số tổng quát bao gồm thành phầnnhớ và các cổng logic 2 1
  111. Flip-Flops „ Thành phầnnhớ phổ biếnnhấtlàcácFlip- flop, flip-flop đượccấu thành từ những cổng logic đơngiản. „ Ký hiệutổng quát củamột flip-flop 3 Mạch chốtcổng NAND „ Mạch chốtcổng NAND là một flip-flop đơngiản. „ Mạch chốtcóhaingõvàolàset vàclear (preset). „ Ngõ vào tích cựcmứcthấp, ngõ ra sẽ thay đổi trạng thái khi có xung thấp ở ngõ vào. „ Khi mạch ở trạng thái set Q = 1 và Q = 0 „ Khi mạch ở trạng thái clear (preset) Q = 0 và Q = 1 4 2
  112. Mạch chốtcổng NAND Mạch chốtcổng NAND có hai trạng thái ổn định (trạng thái chốt) ứng vớitrường hợp SET = CLEAR = 1. 5 Trạng thái SET mạch chốt Khi ngõ vào SET chuyểntừ trạng thái cao xuống trạng thái thấp, trong cả hai trường hợpngõraQ sẽởtrạng thái cao 6 3
  113. Trạng thái clear mạch chốt Khi ngõ vào CLEAR chuyểntừ trạng thái cao xuống trạng thái thấp, trong cả hai trường hợpngõraQ sẽởtrạng thái thấp 7 Mạch chốtcổng NAND „ SET = RESET = 1. Trạng thái ổn định, ngõ ra vẫngiữ trạng thái trước đó. „ SET = 0, RESET = 1. Q ở mứccao. „ SET = 1, RESET = 0. Q ở mứcthấp. „ SET = RESET = 0. Ngõ ra không đượcxácđịnh chính xác do cả hai trạng thái set và clear cùng tác động. 8 4
  114. Mô tả tương đương mạch chốt Ngõ ra mạch chốtnhớ trạng thái trước đóvà ngõ ra chỉ có thể thay đổikhimột trong hai ngõ vào ở trạng thái tích cực 9 Ví dụ 5-1 „ Khóa chống nảy 10 5
  115. Mạch chốtcổng NOR „ Tương tự như mạch chốtcổng NAND chỉ khác vị trí hai ngõ ra Q và Q đượcthayđổi cho nhau. „ Ngõ vào tích cựcmứccao 11 Dạng sóng mạch chốtcổng NOR 12 6
  116. Ví dụ 5-2 „ Khi mấtnguồn ánh sáng hệ thống sẽ báo động. „ Công tắcSW1 dùngđề reset hệ thống 13 Đồng bộ và bất đồng bộ „ Hệ thống số có thể hoạt động ở trạng thái: „ Bất đồng bộ (Asynchronously): Trạng thái ngõ ra sẽ thay đổikhicóbấtkỳ sự thay đổinàoở ngõ vào. „ Đồng bộ (Synchronously): Ngõ ra chỉ thay đổi tạinhững thời điểmcócạnh xung clock (đồng bộ vớicạch xung clock) 14 7
  117. Xung clock „ Vớihệ thống đồng bộ, ngõ ra thay đổitrạng thái tạinhững thời điểmcócạnh xung clock. „ Cạnh xung dương Positive-going transitions (PGT) „ Cạnh xung âm: Negative-going transitions (NGT) 15 Flip-Flops và xung clock „ Trong các FF có ngõ vào xung clock (CLK) „ (a) Xung clock tích cựccạnh dương „ (b) Xung clock tích cựccạnh âm 16 8
  118. Dạng sóng củaSC-FF 17 SC-FF tích cựccạnh âm 18 9
  119. CấutrúcbêntrongSC-FF „ Bao gồm: „ Mạch phát hiệncạnh xung „ Mạch thiếtlậptrạng thái „ Mạch chốtcổng NAND 19 Mạch phát hiệncạnh xung Phát hiệncạnh dương Phát hiệncạnh âm 20 10
  120. JK-FF „ Hoạt động giống SC-FF. J là ngõ set, K là ngõ clear „ Khi cả J và K đều ở mứccao, ngõrasẽđảo trạng thái so vớitrạng thái trước đó. „ Có thể tích cựccạnh dương hay cạnh âm xung clock. 21 JK-FF 22 11
  121. JK-FF tích cựccạnh âm 23 CấutrúcbêntrongcủaJK-FF „ Khác nhau duy nhấtgiữa JK và SC-FF là JK có phầnhồitiếptínhiệu. 24 12
  122. D Flip-Flop „ Chỉ có mộtngõvàoD, tương ứng vớingõ vào data. „ Ngõ ra Q sẽ có cùng giá trị vớingõvàoD khi có tác động củacạnh xung clock. „ Trong những thời điểm khác, D-FF sẽ lưu giá trị trước đócủanó. „ Đượcsử dụng trong ứng dụng truyềndữ liệusong song 25 D Flip-Flop 26 13
  123. D-FF và JK-KK „ Có thể tạo ra D-FF từ JK-FF 27 Truyềndữ liệusong song 28 14
  124. Mạch chốtD „ Không có mạch phát hiệncạnh xung „ Ngõ vào xung clock đượcthaybằng ngõ vào enable „ Ngõ ra đượcxácđịnh theo ngõ vào chỉ khi enable ở mứccao 29 Mạch chốtD 30 15
  125. Ví dụ 5-3 31 Ngõ vào không đồng bộ „ S, C, J, K và D đượcgọilànhững ngõ vào đồng bộ bởivìảnh hưởng của chúng đồng bộ với xung clock. „ Ngõ vào không đồng bộ hoạt động độc lậpvớinhững ngõ vào đồng bộ, chúng có thể set (1) hoặc clear (0) Flip-Flop vào bất kỳ thời điểmnào. 32 16
  126. JK-FF vớingõvàokhôngđồng bộ 33 Ví dụ 5-4 34 17
  127. Ứng dụng của Flip-Flop 35 Ứng dụng củaFF „ Mộtsốứng dụng của flip-flop „ Bộđếm „ Lưudữ liệunhị phân „ Truyềndữ liệunhị phân giữa các thiếtbị 36 18
  128. Đồng bộ tín hiệu „ Đasố hệ thống hoạt động ở chếđộđồng bộ. „ Các tín hiệutự nhiên là những tín hiệu không đồng bộ. „ Chúng ta phải đồng bộ những tín hiệunày với xung clock. 37 Đồng bộ tín hiệu „ Tín hiệu không đồng bộ A có thể tạora những mẫu xung không đúng. 38 19
  129. Đồng bộ tín hiệu 39 Lưuvàtruyềndữ liệu „ FF thường đượcsử dụng để lưuvàtruyền dữ liệudạng nhị phân. „ Nhóm FF sử dụng để lưu data là thanh ghi „ Dữ liệu đượctruyền khi data chuyển đổi giữanhững FF hoặc thanh ghi. „ Trong trường hợptruyền đồng bộ, cần phải có xung đồng bộ 40 20
  130. Truyềndữ liệu đồng bộ 41 Truyềndữ liệusong song 42 21
  131. Thanh ghi dịch „ Trong trường hợpnàydữ liệusẽđược truyềnnốitiếp. 43 Truyền data giữahaithanhghi 44 22
  132. Chia tầnsố 45 Bộđếm 46 23
  133. Câu hỏi? 47 24
  134. Chương 6 Mạch số học Th.S Đặng NgọcKhoa Khoa Điện-ĐiệnTử 1 Mạch số học „ ALU (arithmetic/logic unit) sẽ lấydata từ trong bộ nhớđểthực thi những lệnh theo control unit 2 1
  135. Mạch số học „ Ví dụ quá trình mộtlệnh đượcthực thi: „ Đơnvịđiềukhiểnralênhcộng mộtsốđượcchỉđịnh trong bộ nhớ vớisố có trong thanh ghi accumulator . „ Số cộng đượctruyềntừ bộ nhớđếnthanhghiB. „ Dữ liệutrongthanhghiB vàthanhghiaccumulator sẽđượccộng lạivới nhau. „ Kếtquả sẽđượclưuvàotrongthanhghiaccumulator „ Giá trị trong thanh ghi accumulator sẽđượcgiữ cho đếnkhicólệnh mới. 3 Bộ cộng nhị phân song song „ A, B là giá trị cầncộng. C là giá trị nhớ. S là kếtquả củaphépcộng 4 2
  136. Quá trình xử lý phép cộng 5 Ví dụ 6-1 „ Hãy thiếtkế mộtbộ cộng đầy đủ: „ Bộ cộng có 3 ngõ vào „ 2 ngõ vào thể hiệnsố cầncộng „ 1 ngõ vào chứasố nhớ ngõ vào „ Có 2 ngõ ra „ 1 ngõ ra là kếtquả củaphépcộng „ 1 ngõ ra là số nhớ ngõ ra 6 3
  137. Ví dụ 6-1 – Giải „ Bảng chân trị 7 Ví dụ 6-1 – Giải „ Sơđồmạch kếtquả 8 4
  138. Ví dụ 6-2 „ Giải thích hoạt động củamạch sau 9 IC bộ cộng „ IC 74HC283 là IC bộ cộng song song 4 bit „ A và B là hai số 4 bit „ C0 là số nhớ ngõ vào, C4 là số nhớ ngõ ra 10 5
  139. IC bộ cộng „ Ta có thể nốitiếphaibộ cộng 4 bit để tạo ra mộtbộ cộng 8 bit 11 Bộ cộng BCD „ Có thêm phầnmạch để xử lý trường hợp tổng lớnhơn9 S4 S3 S2 S1 S0 0 1 0 1 0 (10) 0 1 0 1 1 (11) 0 1 1 0 0 (12) 0 1 1 0 1 (13) 0 1 1 1 0 (14) 0 1 1 1 1 (15) 1 0 0 0 0 (16) 1 0 0 0 1 (17) 1 0 0 1 0 (18) 12 6
  140. Bộ cộng BCD X=S4+S3(S2+S1) 13 Bộ cộng BCD nốitiếp 14 7
  141. IC ALU „ ALU có thể thực thi nhiềutoántử và hàm logic khác nhau, các toán tử và hàm này đượcxácđịnh bởimột mã ngõ vào. „ 74LS382 (TTL) và HC382 (CMOS) là thiết bị ALU tiêu biểucóthể thựchiện8 hàm khác nhau. 15 IC ALU 16 8
  142. Ví dụ 6-3 „ Hãy sử dụng 2 IC 74LS382 để tạo thành bộ cộng 8 bit 17 Câu hỏi? 18 9
  143. Chương 7 Bộđếmvàthanhghi Th.S Đặng NgọcKhoa Khoa Điện-ĐiệnTử 1 Bộđếm không đồng bộ „ Xét bộđếm4 bit ở hình 7-1 „ Xung clock chỉđược đưa đến FF A, ngõ vào J, K củatấtcả các FF đều ở mứclogic 1. „ Ngõ ra của FF sau đượcnối đến ngõ vào CLK của FF trướcnó. „ Ngõ ra D, C, B, A là mộtsố nhị phân 4 bit với D là bit có trọng số cao nhất. „ Đây là bộđếm không đồng bộ vì trạng thái của các FF không thay đổi cùng với xung clock. 2 1
  144. Hình 7-1 Bộđếm 4 bit 3 Quy ướcvề trọng số „ Trong phầnlớncácmạch, dòng tín hiệu thường chạytừ trái sang phải. „ Trong chương này, nhiềumạch điệncó dòng tín hiệuchạytừ phải sang trái. „ Ví dụ, trong hình 7-1: „ Flip-Flop A: LSB „ Flip-Flop D: MSB 4 2
  145. Số MOD „ Số MOD là số trạng thái trong mộtchu kỳ củamộtbộđếm. „ Bộđếm trong hình 7-1 có 16 trạng thái khác nhau, do vậynólàbộđếm MOD-16 „ Số MOD củamộtbộđếm đượcthayđổi cùng vớisố Flip-Flop. N „ Số MOD ≤ 2 5 Số MOD „ Ví dụ „ Mộtbộđếm đượcsử dụng để đếmsảnphẩm chạyqua mộtbăng tải. Mỗisảnphẩm điqua băng chuyền, bộ cảmbiếnsẽ tạiramột xung. Bộđếmcókhả năng đếm được 1000 sản phẩm. Hỏiítnhấtphải có bao nhiêu Flip-Flop trong bộđếm? 10 „ Trả lời: 1000 ≤ 2 = 1024. Phảicó10 FF 6 3
  146. Chia tầnsố „ Trong mộtbộđếm, tín hiệungõracủaFF cuối cùng (MSB) có tầnsố bằng tầnsố ngõ vào chia cho số MOD. Mộtbộđếm MOD-N là bộ chia N. 7 Ví dụ 7-1 „ Ví dụ mạch tạoradaođộng xung vuông có tầnsố 1Hz. „ Tạoratínhiệu xung vuông 50Hz từ lưới điện. „ Cho điqua bộđếm MOD-50 để chia tầnsố 50 lần. „ Có đượctínhiệu xung vuông tầnsố 1Hz 8 4
  147. Trễ trong bộđếm không đồng bộ „ Cấutrúccủabộđếm không đồng bộ khá đơngiảnnhưng vấn đề trễ khi truyềntín hiệuqua mỗiFF sẽ làm hạnchế tầnsố củabộđếm. „ Vớibộđếm không đồng bộ ta phảicó „ Tclock≥N x tpd „ Fmax=1/(N x tpd) 9 Trễ trong bộđếm không đồng bộ „ Bộđếm3 bit vớinhững tần số xung clock khác nhau 10 5
  148. Câu hỏi? „ Trong bộđếmbất đồng bộ, tấtcả các FF thay đổitrạng thái cùng mộtlúc? Sai „ Giả sử bộđếm trong hình 7-1 đang ở trạng thái 0101. Sau 27 xung clock, trạng thái củabộđếmsẽ là bao nhiêu? 0000 „ Số MOD củabộđếmcó5 Flip-Flop? 11 Bộđếm đồng bộ „ Trạng thái củatấtcả các FF sẽđượcthay đổi cùng mộtlúcvới xung clock. „ Hình sau mô tả hoạt động củamộtbộ đếm đồng bộ „ Mỗi FF có ngõ vào J, K đượckếtnốisaocho chúng ở trạng thái cao chỉ khi ngõ ra củatất cả các FF sau nó đều ở trạng thái cao. „ Bộđếm đồng bộ có thể hoạt động vớitầnsố cao hơnbộđếm không đồng bộ. 12 6
  149. Bộđếm đồng bộ MOD-16 13 Hoạt động củamạch „ B thay đổitrạng thái theo xung clock chỉ khi A = 1. „ C thay đổitrạng thái theo xung clock chỉ khi A = B = 1. „ D thay đổitrạng thái theo xung clock chỉ khi A = B = C = 1. 14 7
  150. Bảng chân trị 15 Bộđếmcósố MOD < 2N „ Sử dụng ngõ vào không đồng bộ (clear, set) để buộcbộđếmbỏđimộtsố trạng thái. „ Trong hình 7-2, ngõ ra cổng NAND được nối đến ngõ vào không đồng bộ CLEAR củamỗi Flip-Flop. „ Khi A=0, B=C=1, (CBA = 1102= 610) ngõ ra cổng NAND sẽ tích cựcvàcácFF sẽ bị CLEAR về trạng thái 0. 16 8
  151. Hình 7-2 BộđếmMOD-6 17 Trạng thái tạm „ Lưuý rằng trong hình 7-2, 110 là một trạng thái tạmthời. Mạch chỉ tồntại ở trạng thái này trong thờigianrấtngắn sau đósẽ chuyển sang trạng thái 000. „ 000Æ001Æ010Æ011Æ100Æ101Æ000 „ Ngõ ra của FF C có tầnsố bằng 1/6 tầnsố ngõ vào. 18 9
  152. Sơđồtrạng thái 19 Thiếtkế bộđếmMOD-X N „ Bước1: Tìm số FF nhỏ nhất sao cho 2 ≥ X. KếtnốicácFF lạivới nhau. Nếu2N = X thì không làm bước2 và3. „ Bước2: Nốimộtcổng NAND đếnngõvào CLEAR củatấtcả các FF. „ Bước3: Xác định FF sẽởmứccaoứng với trạng thái bộđếm = X. Nốingõracủacác FF đếnngõvàocủacổng NAND. 20 10
  153. Bộđếm MOD-14 và MOD-10 Bộđếm không đồng bộ 21 Bộđếm MOD-14 và MOD-10 Bộđếm đồng bộ 22 11
  154. Bộđếmthậpphân „ Bộđếmthậpphân „ Là bấtkỳ bộđếmnàocómườitrạng thái phân biệt. „ Bộđếm BCD „ Là mộtbộđếmthậpphânmàcáctrạng thái trong bộđếmtương ứng từ 0000 (zero) đến 1001 (9) 23 BộđếmMOD-60 khôngđồng bộ 24 12
  155. Ví dụ 7-2 „ Xác định mạch bộđếm đồng bộ MOD-60 25 Câu hỏi? „ Trong bộđếmMOD-13, ngõracủa FF nào đượcnối đếnngõvàocổng NAND của mạch clear? „ Tấtcả các bộđếm BCD là bộđếmthập phân? „ Cho mộtbộđếmthậpphân, tầnsố ngõ vào là 50KHz. Tầnsố ngõ ra là bao nhiêu? 26 13
  156. Bộđếmxuống không đồng bộ „ 111Æ110Æ101Æ100Æ011Æ010Æ001Æ 000 „ Bộđếmlêncóthể chuyển thành bộđếm xuống bằng cách sử dụng những ngõ ra đảo để lái các ngõ vào xung clock. 27 Bộđếmxuống MOD-8 28 14
  157. Bộđếmxuống đồng bộ „ Bộđếmxuống đồng bộ có cấutạohoàn toàn tương tự như bộđếmlênđồng bộ. „ Chỉ khác là sử dụng các ngõ ra đảo để điềukhiển. 29 Bộđếmlên/xuống đồng bộ 30 15
  158. IC bộđếm không đồng bộ „ IC 74LS293 họ TTL „ Có 4 J-K Flip-Flop, Q3Q2Q1Q0 „ Mỗi FF có một ngõ vào CP (clock pulse) tương tự như ngõ vào CLK. Ngõ vào clock củaQ1 và Q0 đượcnối đến chân 11 và chân 10. „ Ngõ vào clear củamỗi FF đượcnối đếnngõra củamộtcổng NAND hai ngõ vào MR1 và MR2. „ Q3Q2Q1 đượcnốivớinhauhìnhthànhnênmột bộđếm3 bit. „ Q0 không đượcnối đếncácphầnkhác. 31 IC bộđếm không đồng bộ 32 16
  159. Ví dụ 7-3 „ Sử dụng IC 74LS293 thiếtlậpbộđếm MOD-16 33 Ví dụ 7-4 „ Sử dụng IC 74LS293 thiếtlậpbộđếm MOD-10 34 17
  160. Ví dụ 7-5 „ Sử dụng IC 74LS293 thiếtlậpbộđếm MOD-14 „ Trường hợpnàycầnphảisử dụng thêm một cổng AND 35 Ví dụ 7-6 „ Sử dụng IC 74LS293 thiếtlậpbộđếm MOD-60 „ Sử dụng 2 IC mắcnốitiếp nhau. 36 18
  161. IC bộđếm „ GiớithiệuIC bộđếm7 bit họ CMOS 37 IC bộđếm đồng bộ „ TTL 74ALS160 „ Bộđếmcó4 FF „ FF thay đổitrạng thái theo cạng dương của xung clock „ IC có một ngõ vào CLEAR không đồng bộ. „ Bộđếmcóthể preset đếnbấtkỳ giá trị nào (theo các ngõ vào A, B, C, và D) bằng cách tích cựcngõvàoLOAD. „ Bộđếm được điềukhiểnbởi các ngõ vào khác nhau, thể hiệntrongbảng Function table. 38 19
  162. 74ALS160 39 74ALS160 „ Ví dụ 40 20
  163. 74ALS160 „ Ví dụ 41 74ALS160 „ Có thể kếthợpnhiềuIC để tạoramộtbộ đếmlớnhơn 42 21
  164. IC bộđếm đồng bộ „ 74ALS193/HC193 „ Bộđếm đồng bộ „ MOD-16 „ Presettable up/down „ Preset không đồng bộ „ Master reset không đồng bộ 43 IC 74ALS193 44 22
  165. IC 74ALS193 „ Mạch tạoraTCU và TCD 45 74ALS193 - bộđếmlên 46 23
  166. 74ALS193 - bộđếmxuống 47 Ví dụ 7-7 „ Bộđếmxuống MOD-5 48 24
  167. IC 74ALS193 „ Kếthợp nhiềuIC để mở rộng bộđếm 49 Giảimãbộđếm „ Giảimãlàbiết đổigiátrị nhị phân ở ngõ ra thành giá trị thập phân. „ Bộ giải mã sau tích cựcmứccao, cóthể sử dụng các đèn LED để thể hiệncácsố thậpphântừ 0 – 7. 50 25
  168. GiảimãbộđếmMOD-8 51 Thiếtkế bộđếm đồng bộ „ Bảng chuyển đổitrạng thái củaJK-FF Chuyển đổi Hiệntại Kế tiếp J K 0Æ0 0 0 0 X 0Æ1 0 1 1 X 1Æ0 1 0 X 1 1Æ1 1 1 X 0 52 26
  169. Trình tự thiếtkế „ Bước 1: Xác định số bit (số FF cần) „ Bước2: vẽ sơđồchuyển đổicủatấtcả các trạng thái, bao gồmcả những trạng thái không xuấthiện trong chu trình. „ Bước3: dựavàosơđồchuyển đổitrạng thái để thiếtlậpmộtbảng, trong đóliệt kê tấtcả các trạng thái hiệntạivàkế tiếp. 53 Trình tự thiếtkế „ Bước4: trongbảng vừatạo, thêm cộtgiá trị J, K của các FF. Vớimỗitrạng thái hiện tại, xác định giá trị của J và K để bộđếm chuyển đếntrạng thái kế tiếp. „ Bước5: thiếtkế mạch logic để tạoracác mứclogic chomỗi ngõ vào J và K. „ Bước6: xácđịnh sơđồ mạch. 54 27
  170. Ví dụ, thiếtkế bộđếmMOD-5 „ Sơđồchuyển đổitrạng thái „ 000Æ001Æ010Æ011Æ100Æ000Æ 55 Trạng thái hiệntạivàkế tiếp PRESENT NEXT C B A C B A Line 1 0 0 0 0 0 1 2 0 0 1 0 1 0 3 0 1 0 0 1 1 4 0 1 1 1 0 0 5 1 0 0 0 0 0 6 1 0 1 0 0 0 7 1 1 0 0 0 0 8 1 1 1 0 0 0 56 28
  171. Bảng trạng thái củamạch PRESENT NEXT C B A C B A JC KC JB KB JA KA Line 1 0 0 0 0 0 1 0 x 0 x 1 x 2 0 0 1 0 1 0 0 x 1 x x 1 3 0 1 0 0 1 1 0 x x 0 1 x 4 0 1 1 1 0 0 1 x x 1 x 1 5 1 0 0 0 0 0 x 1 0 x 0 x 6 1 0 1 0 0 0 x 1 0 x x 1 7 1 1 0 0 0 0 x 1 x 1 0 x 8 1 1 1 0 0 0 x 1 x 1 x 1 57 Xác định các giá trị J và K „ Tính giá trị củaJA 58 29
  172. Tương tự ta có 59 Sơđồmạch 60 30
  173. Ví dụ 7-8 „ Sử dụng D-FF để thiếtkế bộđếmMOD-5 PRESENT NEXT C B A C B A DC DB DA 0 0 0 0 0 1 0 0 1 0 0 1 0 1 0 0 1 x 0 1 0 0 1 1 0 x 1 0 1 1 1 0 0 1 x x 1 0 0 0 0 0 x 0 0 1 0 1 0 0 0 x 0 x 1 1 0 0 0 0 x x 0 1 1 1 0 0 0 x x x 61 Ví dụ 7-8 „ Xác định giá trị các ngõ vào D 62 31
  174. Ví dụ 7-8 „ Sơđồmạch 63 Mạch thanh ghi tích hợp „ Thanh ghi có thểđượcphânloạidựavào cách dữ liệu được đưa vào và cách mà dữ liệu đượclấyra: „ Parallel in/parallel out (PIPO) „ Serial in/serial out (SISO) „ Parallel in/serial out (PISO) „ Serial in/parallel out (SIPO) 64 32
  175. Mạch thanh ghi tích hợp „ Vào song song, ra song song : MSBParallel in LSB 1 0 1 0 1 1 0 1 1 0 1 0 1 1 0 1 Parallel out „ IC 74174 và 74178 65 PIPO – 74ALS174/74HC174 „ 74ALS174/74HC174 „ Thanh ghi 6 bit „ D5, D0: ngõ vào song song „ Q5, Q0: ngõ ra song song „ Dữ liệu được đưa vào thanh ghi theo cạnh dương của xung clock „ Master reset có thể reset tấtcả các FFs mộtcáchđộclậpvớixungclock 66 33
  176. PIPO – 74ALS174/74HC174 67 PIPO – 74ALS174/74HC174 „ 74ALS174 đượcsử dụng để làm bộ thành ghi dịch 68 34
  177. Mạch thanh ghi tích hợp „ Vào nốitiếp, ra nốitiếp: Serial In Serial out 1 0 1 0 1 1 0 1 0 1 1 0 „ IC 4731B 69 SISO - 4731B 70 35
  178. Mạch thanh ghi tích hợp „ Vào song song, ra nốitiếp: Parallel In MSB 1 0 1 0 1 1 0 1 LSB Serial Out 1 0 1 0 1 1 0 1 1 0 „ IC 74165,74LS165,74HC165 71 PISO - 74HC165 „ 74HC165 „ Thanh ghi 8 bit „ Dữ liệunốitiếp được đưavàoDS „ Dữ liệu song song không đồng bộđược đưa vào qua P0 -P7 „ Chỉ có ngõ ra Q7 đượcsử dụng „ CP là ngõ vào xung clock „ CP INH ngõ vào ngăn xung clock „ SH/LD ngõ vào load dữ liệu 72 36
  179. PISO - 74HC165 73 Mạch thanh ghi tích hợp „ Vào nốitiếp, ra song song: MSBParallel out LSB 1 0 1 0 1 1 0 1 Serial In 1 0 1 0 1 1 0 1 0 1 „ IC 74164,74LS164,74HC164 74 37
  180. SIPO –74ALS164/74HC164 „ 74ALS164 „ Chứa thanh ghi dịch 8 bit „ A và B là hai ngõ vào củamộtcổng AND, ngõ ra củacổnf AND là đầuvàonốitiếp. „ Quá trình dịch xảyrakhicócạnh âm của xung clock 75 IC 74ALS164 76 38
  181. Ví dụ IC 74ALS164 77 Thanh ghi dịch 3684368363 Vídụ về thanh ghi dịch trong máy tính 78 39
  182. Bộđếmthanhghidịch „ Bộđếm vòng (FF cuốinối đếnFF đầutiên) „ FF cuối cùng sẽ dịch giá trị củanóđến FF đầu tiên „ D-FF đượcsử dụng (JK-FF cũng có thểđược sử dụng) „ Phảibắt đầuvớitrạng thái chỉ có một FF có giá trị 1 và những cái còn lại ở trạng thái 0. 79 Dịch vòng MOD-4 80 40
  183. Dịch vòng 4 bit „ BộđếmMOD-4 81 Câu hỏi? 82 41
  184. Chương 8 Đặc điểmcủaIC số Th.S Đặng NgọcKhoa Khoa Điện-ĐiệnTử 1 Thông số dòng và áp 2 1
  185. Thông số dòng và áp „ Mức điệnáp „ VIH(min): Điệnápngõvàomứccao: giátrị điệnápthấpnhấtchomứclogic 1 ở ngõ vào. „ VIL(max): Điệnápngõvàomứcthấp: giá trị điệnápcaonhấtchomứclogic 0 ở ngõ vào. „ VOH(min): Điệnápngõramứccao: giátrị điệnápthấpnhấtchomứclogic 0 ở ngõ ra. „ VOL(max): Điệpápngõramứcthấp: giá trị điệnápcaonhấtchomứclogic 0 ở ngõ ra. 3 Thông số dòng và áp „ Mứcdòngđiện „ IIH: Dòng điệnngõvàomứccao: dòngđiện chảyvàoở mứclogic 1 „ IIL: Dòng điệnngõvàomứcthấp: dòng điện chảyvàoở mứclogic 0 „ IOH: Dòng điệnngõramứccao: dòngđiện chảyraở mứclogic 1 „ IOL: Dòng điệnngõramứcthấp: dòng điện chảyraớ mứclogic thấp 4 2
  186. Thời gian trễ „ Xét tín hiệu điqua mộtcổng đảo: „ tPLH thờigiantrễ khi chuyển logic 0 sang logic 1 „ tPHL thờigiantrễ khi chuyển logic 1 sang logic 0 „ tPLH và tPHL không nhấtthiếtphảibằng nhau „ Thờigiantrễ liên quan đếntốc độ củamạch logic. Thời gian trễncàngnhỏ thì tốc độ của mạch càng cao. 5 Thời gian trễ Thờigiantrễ khi đi qua cổng đảo(NOT) 6 3
  187. Nguồn cung cấp „ Dòng điện trung bình ⎛ ICCH + ICCL ⎞ ICC(avg ) = ⎜ ⎟ ⎝ 2 ⎠ „ Công suất P(avg ) = ICC()avg .VCC 7 Ảnh hưởng của nhiễu 8 4
  188. Mức điệnáp „ Mạch hoạt động đúng yêu cầu điệnáp ngõ vào nằmtrongkhoảng xác định nhỏ hơnVIL(max) hoặclớnhơnVIH(min) „ Điệnápngõracóthể nằmngoàikhoảng xác định phụ thuộc vào nhà sảnxuấthoặc trong trường hợpquátải. „ Nguồn cung cấpcómức điện áp không đúng có thể sẽ gây ra mức điệnápngõra không đúng. 9 Current-Sourcing và Current- Sinking Ở trạng thái logic cao, cổng lái cung cấp dòng cho cổng tải Ở trạng thái logic thấp, cổng lái nhậndòng từ cổng tải 10 5
  189. Họ IC TTL „ Sơđồmạch củacổng NAND TTL 11 IC TTL cổng NAND „ Ngõ ra ở trạng thái thấp 12 6
  190. IC TTL cổng NAND „ Ngõ ra ở trạng thái cao 13 Kếtnốigiữacácmạch logic 14 7
  191. Họ IC TTL „ Mạch TTL có cấutrúctương tự như trên „ Ngõ vào là cathode củatiếpgiápPN „ Ngõ vào ở mứccaosẽ turn off mốinốivàchỉ có dòng rò rỉ chạyqua. „ Ngõ vào mứcthấpsẽ turns on mốinốivàcó dòng tương đốilớnchạyqua. „ Phầnlớnmạch TTL có cùng cấutrúcngõ ra, tương tự như trên. 15 Mạch TTL cổng NOR 16 8
  192. Ký hiệuhọ TTL „ Ký hiệu đầutiêncủaIC TTL làsố series 54/74 „ Series 54 hoạt động trong khoảng nhiệt độ rộng hơn. „ Ký hiệuchữ thể hiệnhãngsảnxuất „ SN – Texas Instruments „ DM – National Semiconductor „ S – Signetics „ DM7402, SN7402, S7402 có cùng mộtchứcnăng 17 Ký hiệuhọ TTL „ Chuẩn 74 TTL có thể phân loại thành: „ Standard TTL, 74 series „ Schottky TTL, 74S series „ Low power Schottky TTL, 74LS series (LS-TTL) „ Advanced Schottky TTL, 74AS series (AS-TTL) „ Advanced low power Schottky TTL, 74ALS series „ 74F fast TTL „ Bảng 8-6 so sánh giữa các phân loạikhácnhau 18 9
  193. Phân loạihọ TTL 19 DataSheet họ TTL 20 10
  194. Tải và Fan-Out „ Fan out thể hiệnkhả năng ngõ ra củamột IC có thể lái được bao nhiên ngõ vào của những IC khác. „ MộtngõraTTL bị giớihạndòngchảyvàonó khi ở trạng thái thấp. „ MộtngõraTTL bị giớihạn dòng cung cấp (dòng chảyra) khinóở trạng thái cao. „ Nếudòngđiệnvượtquánhững giớihạntrên thì điệnápngõrasẽ nằmngoàikhoảng cho phép. 21 Tải và Fan-Out 22 11
  195. Tải và Fan-Out „ Xác định fan out „ Cộng IIH củatấtcả cácngõvàocókếtnối đếnngõrađang xét. Tổng phảinhỏ hơn IOH. „ Cộng IIL củatấtcả cácngõvàocókếtnối đến ngõ ra đang xét. Tổng phảinhỏ hơn IOL. 23 Tải và Fan-Out „ Ví dụ: ngõ ra của 74ALS00 có thể lái bao nhiêu ngõ vào 74ALS00? 24 12
  196. DataSheet của74ALS00 25 Tính Fan - out High Output I = -400 uAmps OHMAX I OHMAX I = 20uAmps IHMAX FanoutHIGH = 400uAmp / 20 uAmp = 20 Low Output I = 8 mAmps OLMAX I OHMAX I = - 0.1 mAmps ILMAX FanoutLOW = 8 mAmp / 0.4 mAmp = 80 26 13
  197. Công nghệ MOS „ MOSFETs - Metal Oxide Semiconductor Field Effect Transistors „ Sảnxuất đơngiảnvàrẻ hơn „ Tiêu tốnítnăng lượng „ Có thể thựchiện được nhiềumạch hơn „ Dễ bị tác động bởitĩnh điện 27 Công nghệ MOS „ Ký hiệu MOSFET kênh N và kênh P 28 14
  198. Công nghệ MOS „ Trạng thái củaMOSFET 29 Logic MOSFET kênh N 30 15
  199. Logic MOSFET kênh P 31 Cổng đảoCMOS 32 16
  200. Cổng NAND CMOS 33 Cổng NOR CMOS 34 17
  201. Ký hiệuhọ CMOS „ 4000/1400 „ 74C „ 74HC/HCT (high-speed CMOS) „ 74AC/ACT (advanced CMOS) „ 74AHC/AHCT (advanced high-speed CMOS) 35 IC điệnápthấp „ Họ CMOS : „ 74LVC (low voltage CMOS) „ 74ALVC (advanced low voltage CMOS) „ 74LV (low voltage) „ 74AVC (advanced very low voltage CMOS) „ 74AUC (advanced ultra-low voltage CMOS) „ 74AUP (advanced ultra-low power) „ 74CBT (cross bar technology) „ 74CBTLV (cross bar technology low voltage) „ 74GTLP (gunning transceiver logic plus) „ 74SSTV (stub series terminated logic) „ 74TVC (translation voltage clamp) 36 18
  202. Cổng Tristate „ Ba trạng thái đólà: HIGH, LOW vàtổng trở cao. 37 Cổng Tristate „ Tristate đượcsử dụng làm bộđệm 38 19
  203. Cổng Tristate „ Bộđệm Tristate đượcsử dụng khi nhiều tín hiệusử dụng chung bus 39 Giao tiếpgiữacácIC „ Lái (driver) – cung cấptínhiệungõra. „ Tải(load) –nhậntínhiệu. „ Mạch giao tiếp (interface circuit) – kếtnối giữathiếtbị lái và tải. „ Kếtnốigiữanhững họ IC khác nhau trong cùng mộtmạch. 40 20
  204. Giao tiếpgiữacácIC 41 TTL lái CMOS „ Về dòng điện, TTL hoàn toàn có thể lái đượcCMOS. „ Vềđiệnáp, cầnphảicóđiệntrở kéo lên khi 42 21
  205. CMOS lái TTL „ Trạng thái HIGH „ Không có vấn đề gì xảy ra khi CMOS lái TTL „ Trạng thái LOW „ Không có vấn đề vớihọ 74HC, 74HCT „ Những họ khác tùy theo từng trường hợpmà có sự tương thích vớinhau 43 Câu hỏi? 44 22
  206. Chương 9 Các mạch số thường gặp Th.S Đặng NgọcKhoa Khoa Điện-ĐiệnTử 1 Nộidung „ Mạch giảimã/Mạch mã hóa „ Mạch ghép kênh „ Mạch phân kênh „ Mạch so sánh „ Chuyểnm㠄 Data Bus 2 1
  207. Mạch giảim㠄 Ứng vớimỗitrạng thái củangõvàochỉ có mộtngõraở trạng thái tích cực. „ Mứctíchcựccóthể là mứcthấphoặccao 3 Mạch giảimã1 sang 8 4 2
  208. IC giảimã74LS138 5 Bộ giảimã1 sang 32 „ Có thể sử dụng 4 IC 75LS138 để làm bộ giải mã 1 sang 32 6 3
  209. GiảimãBCD -Decimal „ Mộtsố mạch giảimãkhôngsử dụng tất cả 2N ngõ vào củanó „ Mạch giải mã BCD – Decimal có 4 ngõ vào và 10 ngõ ra „ Ngõ ra ở trạng thái tích cực(mứcthấp) chỉ khi mã BCD tương ứng vớinóđược đưa đếnngõvào „ Khi ngõ vào không phảilàgiátrị BCD thì không có ngõ ra nào tích cực „ IC 74LS42 giải mã BCD - Decimal 7 GiảimãBCD -Decimal 8 4
  210. Ứng dụng mạch giảim㠄 Kếthợpbộđếmvàbộ giảimãđể cung cấptínhiệu theo trình tự thờigianchocác thiếtbị „ Bộđếm không đồng bộ 74LS239 hoạt động ở MOD-16 „ Ngõ ra củabộđếm được đưa đếnngõvào củamạch giảimã 9 Ứng dụng mạch giảimã 10 5
  211. Giải mã BCD – LED 7 đoạn „ LED 7 đoạn đượcchế tạotừ 7 LED thông thường 11 IC hiểnthị LED 7 đoạn LED 12 6
  212. LED và LCD „ Đèn LED (Light Emitting Diode) phát sáng khi có dòng điệnchạy qua nó „ LCD (Liquid Crystal Display) hiểnthị tinh thể lỏng „ LCD hoạt động vớitínhiệuxoaychiều điệnápthấp, tầnsố thấp „ Đèn LED tạo ra ánh sáng mạnh hơn, LCD sử dụng ít công suấthơn 13 Nguyên lý hoạt động củaLCD „ Control = low, ngõ ra của EX-OR sẽ giống với ngõ vào. ĐiệnáptrênLCD = 0, LCD = off „ Control = high, ngõ ra của EX-OR sẽ ngược với sóng ngõ vào. ĐiệnáptrênLCD làsóng vuông 5 và -5V, LCD ở trạng thái on 14 7
  213. LCD 7 đoạn 15 Nguyên lý hoạt động củaLCD 7 đoạn 16 8
  214. Mạch mã hóa „ Hoạt động ngượclạivớimạch giảim㠄 Mạch mã hóa có mộtsố ngõ vào nhưng vào một thời điểmchỉ có mộtngõvàoở trạng thái tích cực 17 Mạch mã hóa octal-binary 18 9
  215. Ưutiêntrongmãhóa „ Trong trường hợp có nhiềungõvàoở trạng thái tích cựcthìngõrasẽ tương ứng vớingõvàocótrọng số cao nhất 19 Ví dụ mạch mã hóa 20 10
  216. Ví dụ mạch mã hóa „ Sử dụng IC 74LS147 „ Các công tắctương ứng với các nút nhất từ 0 đến9 „ Bình thường tấtcả các công tắcmở, các ngõ vào ở trạng thái cao, BCD ngõ ra là 0000 „ Khi có mộtphímnhấn, mạch sẽ tạora một mã BCD tương ứng 21 Mạch ghép kênh 22 11
  217. Mạch ghép kênh „ Mạch ghép kênh còn đượcgọilàmạch chọndữ liệu. „ Mạch có nhiều ngõ vào. „ Tạimộtthời điểmchỉ có mộtngõvào được đưa đếnngõra. „ Các đường select quyết định ngõ vào nào đượcchọn. 23 Mạch ghép kênh 2 ngõ vào „ Mạch ghép kênh 2 ngõ vào Z = I0S’ + I1S 24 12
  218. Mạch ghép kênh 4 ngõ vào 25 Mạch ghép kênh 8 ngõ vào IC 74151 26 13
  219. Mạch ghép kênh 8 ngõ vào IC 74151 27 Mạch ghép kênh 16 ngõ vào „ Sử dụng 2 IC 74151 để tạo ra bộđếm 16 ngõ vào 28 14
  220. Mạch ghép kênh 2 ngõ vào 4 bit „ Mạch có 2 nhóm ngõ vào, mỗi ngõ vào có 4 bit. „ Mạch có 1 ngõ select để chọn1 trong 2 nhóm ngõ vào 29 Ứng dụng mạch ghép kênh 30 15
  221. Hiểnthị bộđếm2 chữ số 31 Biến đổi Parallel - Serial 32 16
  222. Tạo hàm logic 33 Mạch phân kênh „ Mạch phân kênh (DEMUX) có mộtngõvào và ngõ vào này sẽđượcphânđếnmột trong nhiềungõra 34 17
  223. Mạch phân kênh 1 - 8 35 Mạch phân kênh „ IC giải mã 74LS138 có thểđượcsử dụng để làm bộ phân kênh vớingõvàoE1 làm ngõ vào data 36 18
  224. Hiểnthị hệ thống báo động 37 Mạch so sánh biên độ „ IC so sánh 4 bit 74HC85 38 19
  225. IC 74HC85 „ So sánh nhóm bit A và nhóm bit B „ IC có 3 ngõ ra tương ứng vớiA>B, A B đượcnối đất, IA=B nốinguồn+5V 39 Bảng chân trị IC 74HC85 40 20
  226. So sánh nhiềuhơn4 bit 41 Ứng dụng điềukhiểnnhiệt độ 42 21
  227. Chuyểnm㠄 Mạch chuyểnmãcóchứcnăng biết đổidữ liệu thành ra mã nhị phân hay ngượclại Biến đổi2 số BCD sang nhị phân 43 Chuyểnmã Sử dụng bộ cộng song song 4 bit 74HC83 để thực hiệnbộ biến đổi BCD sang nhị phân 44 22
  228. Data Bus „ 3 thiếtbị có thể chung một đường truyền để truyềntínhiệu đếnCPU 45 Data Bus „ Phương pháp miêu tả kếtnối data bus, “/8” ký hiệu data bus có 8 đường 46 23
  229. Data Bus „ Thanh ghi 3 trạng thái đượcsử dụng để kếtnốivới data bus 47 Data Bus „ Miêu tảđơngiảntổ chứccủaBUS 48 24
  230. Câu hỏi? 49 25
  231. Chương 10 Kếtnốivớimạch tương tự Th.S Đặng NgọcKhoa Khoa Điện-ĐiệnTử 1 Kếtnốivớimạch tương tự „ Transducer: biến đổi đạilượng vật lý thành tín hiệu điện „ Analog-to-digital converter (ADC) „ Digial system: xử lý tín hiệu „ Digital-to-analog converter (DAC) „ Thựcthikếtquá 2 1
  232. Biến đổiD/A „ Nhiềuphương pháp ADC sử dụng DAC „ Vref đượcsử dụng để xác định ngõ ra full- scale. „ Trong trường hợptổng quát, ngõ ra analog = K x giá trị số ngõ vào 3 Biến đổiD/A „ DAC 4 bit, ngõ ra điệnáptương tự 4 2
  233. Ngõ ra tương tự „ Ngõ ra củabộ biến đổi DAC không hoàn toàn là tín hiệuanalog bởivìnóchỉ xác định ở mộtsố giá trị nhất định. „ Vớimạch trên, ngõ ra chỉ có thể có những giá trị, 0, 1, 2, , 15 volt. „ Khi số ngõ vào tăng lên thì tín hiệungõra càng giống vớitínhiệutương tự. 5 Bướcnhảy „ Bướcnhảycủabộ biến đổi D/A được định nghĩalàkhoảng thay đổinhỏ nhấtcủangõra khi có sự thay đổigiátrị ngõ vào. „ Bộ biến đổiD/A N bit: số mứcngõrakhác nhau =2^N, số bướcnhảy=2^N-1 „ Bướcnhảy= K = Vref/(2^N-1) 6 3
  234. Bướcnhảy „ Bướcnhảy= 1 volt 7 Ví dụ 10-1 „ Cầnsử dụng bộ DAC bao nhiêu bit để có thể điềukhiển motor thay đổitốc độ mỗi2 vòng. 1000rpm/2rpm(per step) = 500 steps 2N -1 >500 steps.? Suy ra N = 9 8 4
  235. Ngõ vào BCD „ Trọng số củanhững ngõ vào khác nhau „ Ngõ vào 2 số BCD 9 Mạch biến đổiD/A „ Tính chấtcủaOpamp Mạch đảo Mạch không đảo Vi V /V = 1+R /R Vo /Vi = - R2/R1 o i 2 1 R = R Rin = infinity in 1 10 5
  236. Mạch biến đổiD/A „ Trọng số củanhững ngõ vào khác nhau Rf R1 V1 R2 V2 R3 V3 Vo = -Rf(V1/R1 + V2/R2 + V3/R3) 11 Mạch biến đổiD/A Bướcnhảy= |5V(1K/8K)| = .625V Max out = 5V(1K/8K + 1K/4K + 1K/2K + 1K/1K) = -9.375V 12 6
  237. Bộ DAC 4 bit 13 DAC với ngõ ra dòng điện Biến đổidòngsang áp 14 7
  238. Mạch biến đổiD/A „ Vớinhững mạch biến đổ D/A ở trên, trọng số các bit đượcxácđịnh dựavàogiátrị củacácđiệntrở. „ Trong mộtmạch phảisử dụng nhiều điện trở vớinhững giá trị khác nhau „ Bộ DAC 12 bit „ Điệntrở MSB = 1K 12 „ Điệntrở LSB = 1x2 = 2M „ Mạch sau chỉ sử dụng 2 giá trịđiệntrở 15 Mạch biến đổiD/A „ DAC R/2R 16 8
  239. DAC – Thông số kỹ thuật „ Nhiềubộ DAC đượctíchhợpvàotrong những IC, mộtsố thông số tiêu biểucủanó „ Resolution: bướcnhảycủabộ DAC „ Accuracy: sai số sai số củabộ DAC „ Offset error: ngõ ra củaDAC khitấtcàngõvào bằng 0 „ Settling time: thờigianyêucầu để DAC thực hiệnbiến đổi khi ngõ vào chuyển đổitừ trạng thái all 0 đếntrạng thái all 1 17 IC DAC „ AD7524 (Figure 11-9) „ CMOS IC „ 8 bit D/A „ Sử dụng R/2R „ Max settling time: 100 ns „ Full range accuracy: +/- 0.2% F.S. 18 9
  240. IC DAC •Khi ngõ vào CS và WR ở mứcthấp, OUT1 là ngõ ra analog. •Khi cả 2 ở mứccao, OUT1 đượcchốtvàgiátrị nhị phân ngõ vào không đượcbiến đổi ở ngõ ra. •OUT2 thông thường đượcnối đất 19 Ứng dụng DAC „ Control „ Sử dụng ngõ ra số của máy tính để điều chỉnh tốc độ của motor hay nhiệt độ. „ Automatic testing „ Tạotínhiệutừ máy tính để kiểmtramạch annalog „ Signal reconstruction „ Tái tạotínhiệuanalog từ tín hiệusố. Ví dụ hệ thống audio CD „ A/D conversion 20 10
  241. Ví dụ 10-2 „ Sử dụng DAC để điềuchỉnh biên độ của tín hiệu analog 21 Biến đổiA/D „ ADC – miêu tả giá trị analog ngõ vào bằng giá trị số nhị phân. „ ADC phứctạpvàtốn nhiềuthờigianbiến đổi hơnDAC „ Mộtsố ADC sử dụng bộ DAC là mộtphần củanó „ Mộtopampđượcsử dụng làm bộ so sánh trong ADC 22 11
  242. Biến đổiA/D „ Bộđếmnhị phân đượcsử dụng như là một thanh ghi và cho phép xung clock tăng giá trị bộ đếmchođếnkhiVAX ≥VA 23 Hoạt động củabộ ADC „ Lệng START bắt đầuquátrìnhbiến đổi „ Control unit thay đổigiátrị nhị phân trong thanh ghi „ Giá trị nhị phân trong thanh ghi đượcbiến đổi thành giá trị nhị phân VAX „ Bộ so sánh so sánh VAX vớiVA. Khi VAX VA, ngõ ra có mứcthấp, quá trình biến đổikết thúc, giá trị nhị phân nằm trong thanh ghi. „ Bộ phận điềukhiểnsẽ phát ra tín hiệuend-of- conversion signal, EOC. 24 12
  243. Biến đổiA/D 25 Biến đổiA/D Dạng sóng thể hiệnquátrìnhmáy tính thiếtlậpmộtchutrìnhbiến đổi là lưugiátrị nhị phân vào bộ nhớ. 26 13
  244. Sai số lượng tử „ Có thể giảmsaisố lượng tử bằng cách tăng số bit nhưng không thể loạibỏ hoàn toàn 27 Khôi phụctínhiệu „ Sau khi kết thúc một quá trình ADC ta sẽ có giá trị nhị phân củamộtmẫu. „ Quá trì khôi phụctínhiệu analog như sau 28 14
  245. Khôi phụctínhiệu „ Aliasing „ Nguyên nhân là do tầnsố lấymẫukhôngđúng „ GiớihạnNyquist „ Tầnsố lấymẫuphảiítnhấtlớnhơn2 lầntầnsố cao nhấtcủatínhiệu ngõ vào. „ Lấymẫu ở tầnsố nhỏ hơn2 lầntầnsố ngõ vào sẽ tạonênkếtquả sai khi khôi phụctínhiệu. 29 Quá trình lấymẫukhôngđúng 30 15
  246. ADC xấpxỉ liên tục (SDC) „ Sử dụng rộng rãi hơnADC „ Phứctạphơnnhưng có thờigianbiết đổi ngắnhơn „ Thờigianbiến đổicốđịnh, không phụ thuộcvàogiátrị analog ngõ vào „ NhiềuSAC đượctíchhợp trong những IC 31 Successive-approximation ADC 32 16
  247. Successive-approximation ADC „ SAC 4 bit sử dụng DAC có bướcnhảy1 V 33 ADC0804 – SAC 8 bit 34 17
  248. ADC0804 – SAC 8 bit „ Có hai ngõ vào analog cho phép hai ngõ vào vi sai. „ Ngưỡng xác định tại ±1/2LSB. Ví dụ, bướcnhảylà 10mV, bit LSB sẽởtrạng thái 1 tại5mV. „ IC có thanh ghi xung clock bên trong tạoratầnsố f = 1/(1.1RC). Hoặccóthể sử dụng xung clock bên ngoài. „ Nếusử xung clock có tầnsố 606kHz, thờigianbiến đổixấpxỉ 100us. „ Sử dụng nối đầtriêngbởivìđấtcủathiếtbị số tồn tạinhiễu do quá trình thay đổidòngđộtngộtkhi thay đổitrạng thái. 35 Ứng dụng của IC ADC0804 36 18
  249. Flash ADC „ Tốc độ biến đổicao „ Mạch phứctạphơn nhiều „ Flash ADC 6 bit yêu cầu 63 bộ so sánh tương tự „ Flash ADC 8 bit yêu cầu 255 bộ so sánh tương tự „ Flash ADC 10 bit yêu cầu 1023 bộ so sánh tương tự „ Thờigianbiến đổi–khôngsử dụng xung clock do vậyquátrìnhbiến đổilàliêntục. Thờigian biến đổirấtngắnchỉ khoảng 17 ns. „ Bộ biến đổiflash 3 bit đượcmiêutả như hình sau 37 Flash ADC 3 bit 38 19
  250. Mạch lấymẫuvàgiữ 39 Câu hỏi? 40 20