Luận văn Thiết kế và thi công hệ thống điều khiển nhiệt độ - Đỗ Văn Đạt

79 trang huongle 170

Download

Bạn đang xem 20 trang mẫu của tài liệu "Luận văn Thiết kế và thi công hệ thống điều khiển nhiệt độ - Đỗ Văn Đạt", để tải tài liệu gốc về máy bạn click vào nút DOWNLOAD ở trên

Tài liệu đính kèm:

luan_van_thiet_ke_va_thi_cong_he_thong_dieu_khien_nhiet_do_d.pdf

Nội dung text: Luận văn Thiết kế và thi công hệ thống điều khiển nhiệt độ - Đỗ Văn Đạt

§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é BỘ GIÁO DỤC VÀ ĐÀO TẠO ĐẠI HỌC DÂN LẬP HẢI PHÒNG KHOA ĐIỆN - ĐIỆN TỬ NGÀNH ĐIỆN TỬ - VIỄN THÔNG LUẬN VĂN TỐT NGHIỆP. ĐỀ TÀI: Thiết kế và thi công hệ thống điều khiển nhiệt độ. Sinh viên thực hiện: ĐỖ VĂN ĐẠT. Giáo viên hướng dẫn: NGUYỄN VĂN DƢƠNG. 1
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é LỜI MỞ ĐẦU Hiện nay, ngành kỹ thuật điện tử và công nghệ thông tin tiến bộ không ngừng. Chúng đang ngày càng phát triển và đƣợc ứng dụng trong tất cả các mặt của đời sống. Các thiết bị điện tử dùng Vi Điều Khiển đƣợc sử dụng rộng rãi khắp trong các ứng dụng tự động. Nó giúp chúng ta trong mọi công việc cũng nhƣ giải trí. Các bộ Vi Điều Khiển ngày càng hiện đại, tốc độ xử lý nhanh hơn, và có ứng dụng rộng hơn. Một trong những ứng dụng quan trọng của Vi Điển Khiển đó là dùng trong đo lƣờng và điều khiển. Nhờ các loại cảm biến, ứng dụng của đo lƣờng bằng Vi Điều Khiển không chỉ giới hạn trong các đại lƣợng điện mà còn mở rộng ra các tín hiệu không phải điện. Sử dụng Vi Điều Khiển chúng ta thu thập các đại lƣợng cần đo dễ dàng hơn, có thể xử lý ngay các đại lƣợng đó và đƣa ra đƣợc những kết quả nhƣ mong muốn. Với tầm quan trọng của đo lƣờng bằng Vi Điều Khiển nên, em đã nhận đề tài này làm đồ án tốt nghiệp để nghiên cứu, và hiểu biết thêm về Vi Điều Khiển và các ứng dụng hay của nó trong cuộc sống thƣờng ngày của chúng ta. Trong quá trình làm đồ án tốt nghiệp, do sự hạn chế về thời gian, tài liệu và trình độ có hạn nên không tránh khỏi có thiếu sót. Em rất mong đƣợc sự đóng góp ý kiến của thầy cô và các bạn để đồ án tốt nghiệp của em đƣợc hoàn thiện hơn. Em xin gửi lời cảm ơn chân thành đến các thầy cô trong Khoa Điện-Điện tử, đặc biệt là thầy Nguyễn Văn Dƣơng đã giúp đỡ em hoàn thành tốt đồ án này. Hải phòng, 8 tháng 7 năm2009 Sinh viên thực hiện ĐỖ VĂN ĐẠT 2
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Mục lục Chƣơng 1: TỔNG QUAN VỀ VI ĐIỀU KHIỂN 6 1.1. Bộ vi điều khiển 8051 7 1.2. Bộ vi điều khiển 8052 13 1.3. Bộ vi điều khiển 8031 13 Chƣơng 2:VI ĐIỀU KHIỂN PIC16F877A 15 2.1. Tổng quan về thiết bị 15 2.1.1. Hình dạng và bố trí chân của Pic16F877A 15 2.1.2. Đặc tính nổi bật của bộ xử lý 15 2.1.3. Sơ đồ khối bộ vi điều khiển Pic16F877A 16 2.2. Mô tả các chân chức năng của Pic16F877A 17 2.3. Tổ chức bộ nhớ 19 2.3.1. Tổ chức bộ nhớ chƣơng trình Flash 19 2.3.2. Tổ chức bộ nhớ dữ liệu RAM 21 2.3.3. Bộ nhớ dữ liệu EEPROM 24 2.3.4. Đọc và ghi vào bộ nhớ dữ liệu EEPROM .16 2.3.5. Đọc và ghi chƣơng trình FLASH .26 2.4. Cổng vào ra 26 2.4.1. Cổng A và thanh ghi TRISA 27 3
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é 2.4.2. Cổng B và thanh ghi TRISB 28 2.4.3. Cổng C và thanh ghi TRISC 29 2.4.4. Cổng D và thanh ghi TRISD 31 2.4.5. Cổng E và thanh ghi TRISE 31 2.5. Các bộ Timer của chip. 33 2.5.1. Bộ Timer0 33 2.5.2. Bộ Timer1 36 2.5.3. Bộ Timer2 39 2.6. Bộ chuyển đổi tƣơng tự sang số. 41 2.6.1. Bộ chuyển đổi tƣơng tự sang số 41 2.6.2. Lựa chọn tốc độ chuyển đổi. 43 2.7. Các ngắt của PIC16F877 44 2.8. So sánh với Vi Điều Khiển 8051 44 Chƣơng 3:THIẾT KẾ HỆ THỐNG ĐIỀU KHIỂN NHIỆT ĐỘ 45 3.1. Sơ đồ khối tổng quát. 45 3.2. Khối cảm biến. 46 3.3. Khối chuyển đổi tƣơng tự sang số 47 3.4. Khối điều khiển. 52 3.5. Khối chuyển đổi số sang tƣơng tự. 52 3.6. Khối điều khiển thyristor. 54 3.6.1. Sơ đồ cấu trúc 54 4
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é 3.6.2. Nguyên tắc điều khiển 55 3.6.3. Sơ đồ nguyên lý 56 3.7. Khối hiển thị LCD. 57 3.7.1. Các chân chức năng. 58 3.7.2. Sơ đồ khối của HD44780. 59 3.7.3. Tập lệnh của LCD. 63 3.8. Sơ đồ mạch hệ thống điều khiển nhiệt độ. 69 3.9. Phần mềm điều khiển 70 3.9.1. Lƣu đồ thuật toán. 70 3.9.2. Chƣơng trình. 72 Kêt luân 77 Tài liệu tham khảo 78 5
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Chương 1 TỔNG QUAN VỀ VI ĐIỀU KHIỂN Có 4 bộ vi điều khiển 8 bit chính. Đó là 6811 của Motorola, 8051 của Intel, z8 của Xilog và Pic 16 của Microchip Technology. Mỗi một kiểu loại trên đây đều có một tập lệnh và thanh ghi riêng duy nhất, nếu chúng đều không tƣơng thích lẫn nhau. Cũng có những bộ vi điều khiển 16 bit và 32 bit đƣợc sản xuất bởi các hãng sản xuất chíp khác nhau. Với tất cả những bộ vi điều khiển khác nhau thì tiêu chuẩn để lựa chọn các bộ vi điều khiển là: *) Đáp ứng đƣợc nhu cầu tính toán của bài toán một cách hiệu quả về mặt giá thành và đầy đủ chức năng có thể nhìn thấy đƣợc. Trong khi phân tích các nhu cầu của một dự án dựa trên bộ vi điều khiển chúng ta phải biết bộ vi điều khiển nào là 8 bit, 16 bit hay 32 bit có thể đáp ứng tôt nhất nhu cầu của bài toán một cách hiệu quả. Nhứng tiêu chuẩn đó là: - Tốc độ: tốc độ lớn nhất mà vi điều khiển hỗ trợ lạ bao nhiêu. - Kiểu đóng vỏ: Đóng vỏ kiểu DIP 40 chân hay QFP. Đây là yêu cầu quan trọng đối với yêu cầu về không gian, kiểu láp ráp và tạo mẫu thử cho sản phẩm cuối cùng. - Công suất tiêu thụ: Điều này đặc biệt khắt khe đối với các sản phẩm dùng pin, ắc quy. - dung lƣợng bộ nhớ Rom và Ram trên chíp. - Số chân vào ra và bộ định thời trên chíp. - Khả năng dễ dàng nângh cấp cho hiệu suất cao hoặc giảm công suất tiêu thụ. - Giá thành cho một đơn vị: Điều này quan trọng quyết định giá thành sản phẩm mà một bộ vi điều khiển đƣợc sử dụng. 6
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é *) Cóp sẵn các công cụ phát triển phần mềm nhƣ các trình biên dịch, trình hợp ngữ và gỡ rối. *) Nguồn các bộ vi điều khiển có sẵn nhiều và tin cậy. Khả năng sẵn sàng đáp ứng về số lƣợng trong hiện tại tƣơng lai. Hiện nay các bộ vi điều khiển 8 bit họ 8051 là có số lƣợng lớn nhất các nhà cung cấp đa dạng nhƣ Intel, Atmel, Philip 1.1. Bộ vi điều khiển 8051 Vào năm 1981 hãng Intel giới thiệu một số bộ vi điều khiển đƣợc gọi là 8051. Bộ vi điều khiển này có 128 byte RAM, 4K byte ROM trên chíp, hai bộ định thời, một cổng nối tiếp và 4 cổng (đều rộng 8 bit) vào ra tất cả đƣợc đặt trên một chíp. Lúc ấy nó đƣợc coi là một „hệ thống trên chíp‟. 8051 là một bộ xử lý 8 bit có nghĩa là CPU chỉ có thẻ làm việc với 8 bit dữ liệu tại một thời điểm. Dữ liệu lớn hơn 8 bit đƣợc chia ra thành các dữ liệu 8 bit để cho xử lý. 8051 có tất cả 4 cổng vào ra I/O mỗi cổng rộng 8 bit (hình vẽ). Mặc dù 8051 có một ROM trên chíp cực đại là 64Kbyte, nhƣng các nhà sản xuất lúc đó đã xuất xƣởng chỉ với 4Kbyte Rom trên chíp. 8051 đã trở nên phổ biến sau khi Intel cho phép các nhà sản xuất khác nhau sản xuất và bán bất kỳ dạng biến thể nào của 8051 mà họ thích với điều kiện họ phải để lại mã tƣơng thích với 8051. Điều này dẫn đến sự ra đời nhiều phiên bản của 8051 với các tốc độ khác nhau và dung lƣợng Rom trên chíp khác nhau. Điều này quan trọng là mặc dù có nhiều biến thể khác nhau của 8051 về tốc độ và dung lƣợng nhớ ROM trên chíp nhƣng tất cả chúng đều tƣơng thích với 8051 ban đầu về các lệnh. Điều này có nghĩa là nếu ta viết chƣơng trình cho một phiên bản nào đó thì nó cũng sẽ chạy với mọi phiên bản bất kỳ khác mà không phân biệt nó từ hãng sản xuất nào. Bảng 1.1. Các đặc tính của 8051 đầu tiên. 7
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Đặc tính Số lƣợng ROM trên chíp 4Kbyte RAM 128 byte Bộ định thời 2 Các chân vào ra 32 Cổng nối tiếp 1 Nguồn ngắt 6 Bộ vi điều khiển 8051 là thành viên đầu tiên của họ 8051, hãng Intel ký hiệu nó là MSC51. Bảng trên là các đặc tính của họ 8051. EXTERNAL INTERRUPTS ETC COUNTER INPUTS TIMER INTERRU ON - CHIP 0 PT RAM TIMER 1 CONTROL CPU OSC BUS 4 I/O SERIAL CONTRO PORTS PORT L P P P P TXD RXD 0 1 2 3 ADDRESS/DA TA Hình 1.1. Bố trí bên trong của 8051 Mô tả chân của 8051nhƣ hình 1.2. Các thành viên của họ 8051( ví dụ 8751, 89C51, DS5000) đều có các kiểu đóng vỏ khác nhau, chẳng hạn nhƣ hai hàng chân DIP dạng vỏ dẹp vuông QFP và dạng chip không có chân đỡ LLC 8
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é thì chúng đều có 40 chân cho các chức năng khác nhau nhƣ vào ra I/O, đọc RW , ghi WR , địa chỉ, dữ liệu và ngắt. Cần lƣu ý rằng một số hãng cung cấp phiên bản 8051 có 20 chân với số cổng vào ra ít hơn cho các ứng dụng yêu cầu thấp hơn. Tuy nhiên, vì hầu hết các nhà phát triển chính sử dụng chíp đóng vỏ 40 chân với hai hàng chân DIP nên ta chỉ tập chung mô tả phiên bản này. P1.0 1 40 Vcc 2 P0.0 (AD0) P1.1 39 P0.1 (AD1) P1.2 3 38 P1.3 4 37 P0.2 (AD2) 36 P1.4 5 P0.3 (AD3) P1.5 6 35 P0.4 (AD4) 7 34 P0.5 (AD5) P1.6 8 33 P1.7 8051 P0.6 (AD6) RST 9 32 P0.6 (AD6) (8031) (RXD) P3.0 10 31 EA/CPP (TXD) P3.1 11 30 ALE/PROG (NT0) P3.2 12 29 PSEN (NT1) P3.3 13 28 P2.7 (A15) (T0) P3.4 14 27 P2.6 (A14) (T1) P3.5 15 26 P2.5 (A13) P2.4(A12) (WR) P3.6 16 25 P2.3 (A11) (RD) P3.7 17 24 XTAL2 18 23 P2.2 (A10) XTAL1 19 22 P2.1 (A9) GND 20 21 P2.0 (AB) Hình 1.2. Sơ đồ chân của 8051 Từ hình 1.2. ta thấy trong 40 chân có 32 chân dùng cho các cổng P0, P1, P2, P3 với mỗi cổng có 8 chân. Các chân còn lại dành cho nguồn Vcc, đất GND, các chân dao động XTAL1 và XTAL2, khởi động lại RST 9
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é cho phép chốt địa chỉ ngoài EA , cho ngắt cất chƣơng trình PSEN . Trong 8 chân này thì 6 chân Vcc, GND, XTAL1, XTAL2, RST và đƣợc các họ 8031 và 8051 sử dụng. Hay nói cách khác là chúng phải đƣợc nối để cho hệ thống làm việc mà không cần biết bộ vi điều khiển thuộc họ 8051 hay 8031. Còn chân và chân ALE đƣợc sử dụng trong các hệ thống dựa trên 8031.  Chân Vcc và chân GND tƣơng ứng với chân số 40 và chân số 20 cung cấp nguồn (+5V) và nối mass.  Chân XTAL1 (chân 19) và XTAL2 (chân 18): 8051 có bộ dao động trên chíp nhƣng nó yêu cầu có một xung đồng hồ ngoài để chạy nó. Bộ dao động thạch anh đƣợc nối với XTAL1 và XTAL2 cùng hai tụ điện có giá trị 30pF. Một phía tụ đƣợc nối xuống đất nhƣ hình 1.3. Cần phải lƣu ý rằng có nhiều tốc độ khác nhau của họ 8051. Tốc độ đƣợc coi nhƣ là tần số cực đại của bộ giao động đƣợc nối tới chân XTAL. Ta có thể sử dụng một nguồn tần số khác dao động thạch anh chẳng hạn nhƣ bộ dao động TTL thì nó sẽ đƣợc nối tới chân XTAL1 còn chân XTAL2 để hở nhƣ hình 1.4. C2 XTAL2 NC XTAL2 C1 EXTERRNAL XTAL1 OSCILLATAOR XTAL1 30pF SIGNAL GND GND Hình 1.3. XTAL nối với 8051 Hình 1.4. XTAL nối với dao đông ngoài  Chân RST: Chân số 9 là chân tái lập RESET. Nó là chân đầu vào có mức tích cực cao. Khi cấp xung cao tới chân này thì bộ vi điều 10
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é khiển sẽ tái lập và kết thúc mọi hoạt động. Nó có thể coi nhƣ sự tái bật nguồn. Vcc Vcc 30 F 31 + 10 F EA/Vpp EA/Vpp 10 F 31 19 X1 X1 11.0592 MHz 30 F 8.2K 18 X2 X2 RST 9 RST 9 8.2K Hình 1.5. Mạch tái bật nguồn Hình 1.6. Mạch tái bật nguồn RESET với Debounce. Muốn mạch RESET làm việc có hiệu quả thì nó phải có tối thiểu 2 chu kì máy. Hay nói cách khác, xung cao phải kéo dài tối thiểu 2 chu kì máy trƣớc khi nó xuống thấp.  Chân EA (là chân IN): Truy cập bộ nhớ ngoài, chân số 31 trên vỏ chíp nhƣ 8751, 89C51 hoặc DS5000 thì chân đƣợc nối với nguồn Vcc. Trƣờng hợp không có ROM trên chíp nhƣ 8031 và 8051 thì mã chƣơng trình đƣợc lƣu cất ở bộ nhớ ngoài, khi đó chân đƣợc nối đất. Nhƣ vậy chân này không bao giờ đƣợc để hở.  Chân PSEN là chân có chức năng cho phép lƣu chƣơng trình. Ở hệ thống 8031, khi chƣơng trình cất ở bộ nhớ ROM ngoài thì chân này đƣợc nối tới chân OE của ROM. 11
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é  ALE cho phép chốt địa chỉ là chân có mức tích cực cao. Khi nối 8031 tới bộ nhớ ngoài thì cổng 0 cũng đƣợc cấp địa chỉ và dữ liệu. Hay nói cách khác, 8031 dồn địa chỉ và dữ liệu qua cổng 0 để tiết kiệm số chân. Chân ALE đƣợc sử dụng để phân kênh địa chỉ và dữ liệu bằng cách nối tới chân G của của chíp 73LS373.  Nhóm chân cổng vào ra I/O: bốn cổng P0, P1, P2, P3 đều có 8 chân và tạo thành cổng 8 bít. Tất cả các cổng khi RESET đều đƣợc cấu hình làm cổng ra. Để làm đầu vào thì cần đƣợc lập trình. Các cổng bình thƣờng là cổng ra. Cổng P0 có thể vừa làm đầu ra, vừa làm đầu vào cổng P0 từ chân 32 đến 39 phải đƣợc nối với điện trở kéo 10K bên ngoài. Cổng P1 cũng có 8 chân, từ chân 1 đến chân 8, và có thể sử dụng làm đầu vào hoặc ra. Khác với cổng P0, cổng P1 không cần đến điện trở kéo bên ngoài vì nó đã có điện trở kéo bên trong. Cổng P2 cũng có 8 chân từ chân 21đến 28, và có thể sử dụng làm đầu vào hoặc ra. Cũng giống nhƣ cổng P1, cổng P2 không cần điện trở kéo vì bên trong đã có các điện trở kéo. Cổng P3 có 8 chân từ chân 10 đến chân 17. Cổng này có thể sử dụng làm đầu vào hoặc ra. Cũng nhƣ chân P1và P2, cổng P3 cũng không cần điện trở kéo. Bảng 1.2. Chức năng các chân cổng P3. Bít cổng P3 Chức năng Chân số P3.0 Nhận dữ liệu (RXD) 10 P3.1 Phát dữ liệu (TXD) 11 P3.2 Ngắt 0(INT0) 12 P3.3 Ngắt 1(INT1) 13 P3.4 Bộ định thời 0 (TO) 14 P3.5 Bộ định thời 1(T1) 15 P3.6 Ghi (WR) 16 P3.7 Đọc (RD) 17 Có hai bộ vi điều khiển thành viên khác của họ 8051 là 8052 và 8031. 12
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é 1.2. Bộ vi điều khiển 8052 Bộ vi điều khiển 8052 là thành viên khác của họ 8051, 8052 có tất cả các đặc tính chuẩn của 8051 ngoài ra nó có thêm 128 byte RAM và một bộ định thời nữa. Hay nói cách khác là 8052 có 256 byte RAM và 3 bộ định thời, nó cũng có 8K byte ROM trên chíp thay vì 4K byte nhƣ 8051. Bảng 1.3. So sánh các đặc tính của các thành viên họ 8051. Đặc tính 8051 8052 8031 ROM trên chíp 4K byte 8K byte OK RAM 128 byte 256 byte 128 byte Bộ định thời 2 3 2 Chân vào - ra 32 32 32 Cổng nối tiếp 1 1 1 Nguồn ngắt 6 8 6 Qua bảng trên ta thấy thì 8051 là tập con của 8052, nên mọi chƣơng trình viết cho 8051 đều chạy đƣợc trên 8052 nhƣng điều ngƣợc lại là không đúng. 1.3. Bộ vi điều khiển 8031 Một thành viên khác của 8051 là chíp 8031. Chíp này không có ROM trên chíp nên để sử dụng chíp này ta phải bổ sung ROM ngoài cho nó, ROM ngoài phải chứa chƣơng trình mà 8031 sẽ nạp và thực hiện. So với 8051 mà chƣơng trình đƣợc chứa trong ROM trên chíp bị giới hạn bởi 4K byte, còn ROM ngoài chứa chƣơng trình đƣợc gắn vào 8031 thì có thể lớn đến 64K byte. Khi bổ xung cổng, nhƣ vậy chỉ còn lại hai cổng để thao tác. Để giải quyết vấn đề này ta có thể bổ xung cổng vào ra cho 8031 bằng cách phối ghép 8031 với bộ nhớ và cổng vào ra chẳng hạn với chíp 8255. Ngoài ra còn có các phiên bản khác nhau về tốc độ của 8031 từ các hãng sản xuất khác nhau. 13
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Bảng 1.4. Các phiên bản của 8051 từ Atmel Số linh kiện ROM RAM Chân I/O Timer Ngắt Vcc Đóng vỏ AT89C51 4K 128 32 2 6 5V 40 AT89LV51 4K 128 32 2 6 3V 40 AT89C1051 1K 64 15 1 3 3V 20 AT89C2051 2K 128 15 2 6 3V 20 AT89C52 8K 128 32 3 8 5V 40 AT89LV52 8K 128 32 3 8 3V 40 14
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Chương 2. VI ĐIỀU KHIỂN PIC16F877A Ngày nay, các bộ điều khiển đang có ứng dụng rộng rãi trong các lĩnh vực khoa học kỹ thuật và đời sống xã hội, đặc biệt là trong tự động hoá và điều khiển. Giờ đây với nhu cầu chuyên dụng hoá, tối ƣu hoá về thời gian không gian giá thành, bảo mật, tính chủ động trong công việc, ngày càng đòi hỏi khắt khe. Và dòng vi điều khiển Pic đã đáp ứng tốt các yêu cầu đó. 2.1. Tổng quan về thiết bị 2.1.1. Hình dạng và bố trí chân của Pic16F877A Hình 2.1. Hình dạng Pic16F877A 2.1.2. Đặc tính nổi bật của bộ xử lý.  Sử dụng công nghệ tích hợp cao RICSC CPU  Ngƣời sử dụng có thể lập trình với các câu lệnh đơn giản 15
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é  Tất cả các câu lệnh thực hiện trong 1 chu kì ngoại trừ một số lệnh rẽ nhánh thực hiện trong 2 chu kì.  Tốc độ hoạt động là : - Xung đồng hồ vào la DC-20MHz - Chu kì lệnh thực hiện trong 200ns  Bộ nhớ chƣơng trình Flash 8Kx14 Words  Bộ nhớ Ram 368x8 bytes  Bộ nhớ EFPROM 256x8 bytes. 2.1.3. Sơ đồ khối bộ vi điều khiển Pic16F877A Hình 2.2. Sơ đồ khối của Pic16F877A 16
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é 2.2. Mô tả các chân chức năng của Pic16F877A Bảng 2.1. Bảng chân chức năng của Pic16F877A Tên chân Chân số Chức năng của chân OSC1/CLKIN 13 I Đầu vào của dao động thạch anh/ngõ vào xung clock ngoại. OSC2/CLKOUT 14 O Đầu ra của bộ dao động thạch anh. Nối với thạch anh hay cộng hƣởng trong chế độ dao động của thạch anh. Trong chế độ RC, ngõ ra của chân OSC2 MCLR /VPP 1 I/P Ngõ vào của Master Clear (Reset) hoặc ngõ vào điện thế đƣợc lập trình. Chân này cho phép tín hiệu RESET thiết bị tác động ở mức thấp. PORTA là port vào ra hai chiều. RA0/AN0 2 I/O RA0 có thể làm ngõ vào tƣơng tự thứ 0. RA1/AN1 3 I/O RA1 có thể làm ngõ vào tƣơng tự thứ 1. RA2/AN2/VREF – 4 I/O RA2 có thể làm ngõ vào tƣơng tự thứ 2 hoặc điện áp chuẩn tƣơng tự âm. RA3/AN3/VREF + 5 I/O RA3 có thể làm ngõ vào tƣơng tự thứ 3 hoặc điện áp chuẩn tƣơng tự dƣơng. RA4/T0CKI 6 I/O RA4 có thể làm ngõ vào xung clock cho bộ định thời Timer0. Hoặc làm đầu ra. RA5/ SS /AN4 7 I/O RA5 có thể làm ngõ vào tƣơng tự thứ 4 hoặc làm đầu ra. PORTB là port vào ra hai chiều. 17
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é RB0/INT 33 I/O RB0 có thể làm chân ngắt ngoài. RB1 34 I/O RB2 35 I/O RB3/PGM 36 I/O RB4 37 I/O RB5 38 I/O RB6/PGC 39 I/O RB7/PGD 40 I/O PORTC là port vào ra hai chiều. RC0/T1OSO/T1C 15 I/O RC0 có thể là ngõ ra của bộ dao động KI Timer1 hoặc ngõ vào xung clock cho Timer1. 16 I/O RC1 có thể là ngõ vào của bộ dao động RC1/T1OSI/CCP2 Timer1 hoặc ngõ vào Capture2/ngõ ra compare2/ngõ ra PWM2. 17 I/O RC2 có thể là ngõ vào Capture1/ngõ ra RC2/CCP1 compare1/ngõ vào PWM1. 18 I/O RC3 có thể là ngõ vào xung clock đồng RC3/SCK/SC bộ nối tiếp/ngõ ra trong cả hai chế độ SPI và I2C. 23 I/O RC4 có thể là dữ liệu bên trong SPI (chế RC4/SDI/SDA độ SPI) hoặc dữ liệu I/O (chế độ I2C). 24 I/O RC5 có thể là dữ liệu ngoài SPI (chế độ RC5/SDO SPI). 25 I/O RC6 có thể là chân truyền không đồng RC6/TX/CK bộ USART hoặc đồng bộ với xung đồng 18
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é hồ. 26 I/O RC7 có thể là chân nhận không đồng bộ RC7/RX/DT USART hoặc đồng bộ với dữ liệu. RD0/PSP0 19 I/O PORT là port vào ra hai chiều hoặc là RD1/PSP1 20 I/O parallel slave port khi giao tiếp với bus RD2/PSP2 21 I/O của bộ vi xử lý. RD3/PSP3 22 I/O RD4/PSP4 27 I/O RD5/PSP5 28 I/O RD6/PSP6 29 I/O RD7/PSP7 30 I/O PORTE là port vào ra hai chiều. RE0/ RD/AN5 8 I/O RE0 có thể điều khiển việc đọc parallel slave port hoặc là ngõ vào tƣơng tự thứ 5. RE1/WR /AN6 9 I/O RE1 có thể điều khiển việc ghi parallel slave port hoặc là ngõ vào tƣơng tự thứ 6. RE2/CS /AN7 10 I/O RE2 có thể điều khiển việc chọn parallel slave port hoặc là ngõ vào tƣơng tự thứ 7. VSS 12,31 P mass VDD 11,32 P Cung cấp nguồn dƣơng cho các mức logic và những chân I/O. Các kí hiệu: I: input O: output I/O:input/output P: power 19
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é 2.3. Tổ chức bộ nhớ Pic16F877A có 3 khối bộ nhớ: Bộ nhớ chƣơng trình Flash, bộ nhớ dữ liệu RAM, bộ nhớ EEPROM. 2.3.1. Tổ chức bộ nhớ chương trình Flash Vi điều khiển Pic16F877A có bộ nhớ chƣơng trình 13 bit và có 8Kx14 từ mã của bộ nhớ chƣơng trình Flash, đƣợc chia thành 4 trang mỗi trang 2Kx14 từ mã. Khi Reset địa chỉ bắt đầu thực hiện chạy là 0000h, vector ngắt bắt đầu từ 0004h. Stack có 8 mức dùng để lƣu địa chỉ lệnh thực hiện tiếp theo sau lệnh CALL và khi xẩy ra ngắt. 20
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é PC Stack level 1 Stack level 2 Stack level 8 Stack level 8 R es et vect or 0000H Int er put vect or 0004H 0005H Page0 07FFH Page1 0800H 0FFFH Page2 17FFH Page3 1800H 1FFFH Hình 2.3. Bản đồ bộ nhớ chƣơng trình và các ngăn xếp 2.3.2. Tổ chức bộ nhớ dữ liệu RAM RAM là bộ nhớ có thể đọc/ghi, nó không lƣu dữ liệu khi mất điện, bộ nhớ RAM của Pic16F877A có 4 Bank, mỗi Bank có dải địa chỉ 0-7FH (128 On_chip 21 Program memmory
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é byte) trên các Bank những thanh ghi đa mục đích, nó hoạt động nhƣ một RAM tĩnh và những thanh ghi chức năng đặc biệt ở vùng địa chỉ thấp. Hình 2.4. Hình ảnh các Bank Các Thanh ghi đa mục đích (General Purpose Register), các thanh ghi này đƣợc truy cập bằng cả hai cách trực tiếp hoặc gián tiếp qua thanh ghi FSR, tổng cộng có 368 bytes. 22
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Các thanh ghi chức năng đặc biệt: các thanh ghi này đƣợc dùng bởi CPU và các khối ngoại vi để điều khiển sự hoạt động theo yêu cầu của thiết bị. Các thanh ghi này có thể phân loại vào bộ phận trung tâm (CPU) và ngoại vi. Các thanh ghi trạng thái STATUS: có 4 thanh ghi trạng thái trên 4 dãy, tại các địa chỉ 03h, 83h, 103h, 108h. Các thanh này cho biết trạng thái của phần tử logic toán học ALU, trạng thái Reset, trạng thái của các bít lựa chọn dãy thanh ghi cho bộ nhớ dữ liệu. Thanh ghi trạng thái có thể là kết quả của một số lệnh nhƣ là với một số thanh ghi khác. Nếu thanh ghi trạng thái là kết quả bởi một lệnh mà tác động đến các bít Z, DC, C thì việc ghi vào các bit này là không thể. Các thanh ghi lựa chọn OPTION_REG: có hai thanh ghi lựa chọn tai các địa chỉ 81h và 181h, các thanh ghi này có thể đọc hoặc ghi, nó chứa đựng nhiều bits điều khiển khác nhau để xác định hệ số định trƣớc TMR0, hệ số định sau WDT, ngắt ngoài INT, TMR0, các điện áp treo cổng B. Các thanh ghi INTCON: có 4 thanh ghi INTCON tại địa chỉ 0Bh, 8Bh, 10Bh, 18Bh, các thanh ghi này có thể đọc và ghi, nó chứa đựng nhiều sự cho phép và các bits cờ cho việc tràn thanh ghi TMR0, các ngắt thay đổi cổng RB và chân ngắt ngoài RB0/INT. Thanh ghi PIE1: tại địa chỉ 8Ch chứa đựng các bít cho phép riêng lẻ cho các ngắt ngoại vi CCP2, ngắt xung đột tuyến SSP và EEPROM ghi các hoạt động ngắt. 23
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Thanh ghi PCON (Power Control): chứa bít cờ cho phép phân biệt giữa việc Reset hệ thống (POR) để Reset MCLR ngoại với Reset WDT. Hình 2.5. Hình ảnh nạp PCLATH tới PC PLC và PCLATH: chƣơng trình đếm chỉ rõ địa chỉ của lệnh tiếp theo đƣợc thực hiện. PC có độ rộng 13 bit, byte thấp đƣợc gọi là thanh ghi PLC, thanh ghi này có thể đọc hoặc ghi toàn bộ sự cập nhật của nó thông qua thanh ghi PCLATH. 2.3.3. Bộ nhớ dữ liệu EEPROM Các bộ nhớ này có thể đọc và ghi trong khi các hoạt động vẫn diễn ra một cách bình thƣờng. Bộ nhớ dữ liệu không trực tiếp sắp xếp dữ liệu trên các thanh ghi dữ liệu còn trống. Thay vì đó là ghi các địa chỉ gián tiếp qua các thanh ghi chức năng đặc biệt. Có 6 thanh ghi SFR dùng để đọc và ghi bộ nhớ chƣơng trình và bộ nhớ dữ liệu EEPROM đó là các thanh ghi: EECON 1 EEDATH EECON 2 EEADR EEDATA EEADRH 24
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Bộ nhớ dữ liệu EEPROM cho phép đọc và ghi các byte. Khi có tác động tới khối bộ nhớ dữ liệu. Thanh ghi EEDATA giữ 8 bít dữ liệu để đọc/ghi và thanh ghi EEADR giữ địa chỉ vị trí của EEPROM đƣợc truy cập. Các thanh ghi EEDATH và EEADRH không đƣợc sử dụng để truy cập dữ liệu EEPROM. Các thiết bị này có tới 256 byte của dữ liệu EEPROM với địa chỉ từ 00h tới FFh. Bộ nhớ chƣơng trình cho phép đọc và ghi các ký tự. Khi tác động đến khối chƣơng trình nhớ, các thanh ghi EEDATH, EEDATA có dạng 2 byte ký tự giữa 14 bit dữ liệu để đọc/ghi và các thanh ghi EEADRH, EEADR có dạng hai bit từ mã với 13 bit địa chỉ của vị trí EEPROM đƣợc truy cập. Nhƣng thiết bị này có thể có tới 8K từ mã của chƣơng trình EEPROM với một địa chỉ giới hạn từ 0h tới 3FFh. Thanh ghi địa chỉ có thể đánh địa chỉ lớn nhất là 256 byte của dữ liệu EEPROM hoặc lớn nhất là 8K ký tự của chƣơng trình FLASH. Khi lựa chọn giá trị một địa chỉ đƣợc ghi tới thanh ghi EEADR. Các thanh ghi EECON1 và EECON2: EECON1 là thanh ghi điều khiển cho việc nhập dữ liệu bộ nhớ. EECON2 không phải là thanh ghi vật lý. Khi đọc thanh ghi EECON2 sẽ đọc toàn bộ là 0. Thanh ghi EECON2 đƣợc sử dụng dành riêng cho việc ghi một cách trình tự vào bộ nhớ. Bit điều khiển EEPGD xác định nếu việc nhập dữ liệu sẽ là nhập một chƣơng trình hoặc nhập một bộ nhớ dữ liệu. Khi xoá, một số hoạt động tiếp theo sẽ hoạt động trên bộ nhớ dữ liệu. Khi đặt, một số hoạt động tiếp theo sẽ hoạt động trên bộ chƣơng trình. Các bít điều khiển RD và RW kích hoạt các hoạt động đọc và ghi theo thứ tự. Trong phần mềm những bit này không thể bị xoá, chỉ đƣợc đặt. Chúng bị xoá trong phần cứng khi mà hoạt động ghi/đọc đƣợc hoàn thành. Việc không 25
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é thể xoá bit RW trong phần mềm ngăn ngừa sự kết thúc bất ngờ hoặc kết thúc sớm của hoạt động ghi. 2.3.4. Đọc và ghi vào bộ nhớ dữ liệu EEPROM. Để đọc một vị trí bộ nhớ dữ liệu, ta phải ghi địa chỉ vào thanh ghi EEADR xoá bít điều khiển EEPGD (EECON1 ) sau đó đặt bit điều khiển RD (EECON1 ). Dữ liệu có thể đƣợc đọc bởi lệnh tiếp theo. EEDATA sẽ giữ giá trị này cho tới khi có hoạt động đọc dữ liệu khác hoặc tới khi đƣợc ghi. Ghi vào bộ nhớ dữ liệu EEPROM thì đầu tiên địa chỉ phải đƣợc ghi vào thanh ghi EEADR và dữ liệu ghi vào thanh ghi EEDATA. 2.3.5. Đọc và ghi chương trình FLASH. Đọc một vị trí bộ nhớ chƣơng trình có thể thực hiện bởi việc ghi 2 byte địa chỉ vào thanh ghi EEADR và EEADRH, đặt bit điều khiển EEPGD (EECON1 ) và sau đó đặt bít điều khiển RD (EECON1 ). Chỉ khi bit điều khiển đọc đƣợc đặt, vi xử lý sẽ sử dụng chu trình lệnh thứ hai để đọc dữ liệu. Dữ liệu đó sẽ có trong chu trình thứ 3, trong các thanh ghi EEDATA và EEDATH, do đó nó có thể đƣợc đọc là 2 byte trong các lệnh tiếp theo. Dữ liệu có thể đƣợc đƣa ra ngoài của EEDATH, EEDATA bắt đầu với lệnh thứ 3 sau lệnh BSF EECON1, RD. Và thanh ghi EEDATA và EEDATH sẽ giữ giá trị này cho tới khi có hoạt động đọc một giá trị khác hoặc có hoạt động ghi. Ghi một vị trí bộ nhớ chƣơng trình có thể đƣợc thực hiện bởi việc ghi thanh ghi 2 byte địa chỉ vào các thanh ghi EEADR và EEADRH, ghi dữ liệu 13 bit vào thanh ghi EEDATA và EEDATH. 2.4. Cổng vào ra Một số chân của các cổng vào/ra đƣợc tích hợp với những thiết bị ngoại vi. Nhìn chung khi thiết bị ngoại vi hoạt động, các chân có thể không sử dụng với mục đích làm chân vào ra. 26
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é 2.4.1. Cổng A và thanh ghi TRISA Cổng A là cổng hai chiều với độ rộng đƣờng truyền là 6 bit. Để điều khiển việc truy xuất dữ liệu ngƣời ta dùng thanh ghi TRISA. Nến đặt bít TRISA=1 thì lúc này cổng A sẽ có các chân là chân vào. Và ngƣợc lại sẽ là các chân xuất. Việc đọc cổng A chính là đọc trạng thái các chân, trong đó việc xuất phải qua việc xuất các chốt của cổng. Các chân của cổng A chủ yếu đƣợc sử dụng với mục đích chính là nhận tín hiệu tƣơng tự hoặc làm chân vào/ra. Riêng chân RA4 có thể đa hợp với chân vào bộ Timer0 và khi đó nó trở thành chân RA4/TOCKI. Chân này nhƣ một đầu vào Schmitt Trigger và nó mở một đầu ra. Các chân khác của cổng A là chân vào với bộ TTL. Việc điều khiển các chân này thông qua việc đặt hay xoá các bít của thanh ghi ADCON1. Thanh ghi TRISA điều khiển trực tiếp các chân của cổng A, khi sử dụng các chân này để nhận tín hiệu tƣơng tự vào ta phải chắc chắn rằng các bít của thanh ghi TRISA đã đƣợc đặt rồi. Sơ đồ khối chân RA3÷RA0, chân RA5 và của chân RA4/TOCKI của cổng A: 27
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Hình 2.6. Sơ đồ khối chân cổng A 2.4.2. Cổng B và thanh ghi TRISB Cổng B là cổng hai chiều với độ rộng đƣờng truyền là 8 bít. Tƣơng ứng với nó để điều khiển trực tiếp dữ liệu ta sử dụng thanh ghi TRISB. Nếu đặt bít TRISB=1 thì lúc này các chân của cổng B đƣợc định nghĩa là chân vào. Nếu xoá bít TRISB=0 thì lúc này các chân của cổng B đƣợc định nghĩa là chân ra. Nội dung của chốt ra có thể chọn trên mỗi chân. Các chân của cổng B có thể đa hợp với các chƣơng trình vận hành bằng điện áp thấp. Đó là các chân sau: RB3/PGM, RB6/PGC, RB7/PGD. Sự thay đổi hoạt động của những chân này đƣợc miêu tả ở trong phần đặc tính nổi bật. Mỗi chân của cổng B sẽ có một khả năng dừng bên trong nhƣng yếu. Điều này đƣợc trình bày ở việc xoá bít RBPU (bít 7 của thanh ghi OPTION_REG). Khả năng dừng này sẽ tự động tắt đi khi các chân của cổng đƣợc định nghĩa là chân 28
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é ra. Khả năng dừng này sẽ tự động mất khi ta RESET. Bốn chân của cổng B, từ RB7 đến RB4 có đặc tính là ngắt khi thay đổi trạng thái. Chỉ những chân đƣợc định dạng là những chân vào thì ngắt này mới tồn tại. Một vài chân RB7÷RB4 đƣợc định dạng nhƣ chân ra, nó thi hành ngắt trên sự thay đổi so sánh. Chân vào RB7÷RB4 đƣợc so sánh với giá trị cũ của chốt ở lần đọc cuối cùng của cổng B. Sự ghép đôi không khớp chân ra của RB7÷RB4 bằng lệnh OR làm phát ra ngắt với cờ bít RBIF của thanh ghi INTCON. Ngắt này có thể khởi động thiết bị từ trạng thái SLEEP. Hình 2.7. Sơ đồ khối của chân RB3 đến RB0, chân RB7:RB4 của cổng B 2.4.3. Cổng C và thanh ghi TRISC Cổng C là cổng hai chiều với độ rộng đƣờng truyền là 8 bít. Tƣơng ứng với việc điều khiển nó là thanh ghi TRISC. Nếu đặt bít TRISC=1 thì tƣơng ứng với chân của cổng C là chân vào. Nếu ta xoá bít TRISC=0 thì tƣơng ứng với nó chân của cổng C là chân ra. Đặt nội dung của chốt ra có thể đặt trên chân chọn. 29
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Cổng C đa hợp với việc vận hành thiết bị ngoại vi. Chân của cổng C thông qua bộ đệm Schmitt Trigger đầu vào. Khi chế độ I2C hoạt động, thì các chân của cổng PORTC có thể đƣợc sắp xếp với mức I2C thƣờng hoặc với mức SMBUS bằng cách sử dụng bít CKE (SSPSTAT ) là bít 6 của thanh ghi SSPSTAT. Khi vận hành các thiết bị ngoại vi bằng việc xác định bít TRIS của mỗi chân cổng C. Một số phần phụ có thể ghi đè lên bít TRIS làm cho chân này sẽ trở thành chân ra, trong khi đó thì một số phần phụ khác lại ghi đè lên bít TRIS làm cho chân này trở thành chân vào. Từ khi những bít TRIS ghi đè thì trong việc tác động trong các thiết bị ngoại vi là có thể, những lệnh đọc - sửa - ghi (BSF, BCF, XORWF) với thanh ghi TRISC nhƣ là nơi gửi tới sẽ đƣợc tránh. Ngƣời sử dụng nên đề cập tới việc phân chia kết nối các thiết bị ngoại vi cho việc đặt chính xác các bít TRIS. Hình 2.8. Sơ đồ khối chân RC RC và chân RC cổng C 30
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é 2.4.4. Cổng D và thanh ghi TRISD Cổng D có 8 bít có bộ đệm đầu vào Schmitt Trigger. Mỗi chân đƣợc sắp xếp riêng lẻ nhƣ đầu vào hoặc đầu ra. Cổng D cũng có thể đƣợc sắp xếp nhƣ là một cổng vi xử lý 8 bít (cổng phụ song song) bằng việc đặt bít điều khiển PSPMODE (TRISE ) và trong chế độ này vùng đệm đầu vào là TTL. Hình 2.9. Sơ đồ khối cổng D 2.4.5. Cổng E và thanh ghi TRISE Cổng E có 3 chân là RE0/RD/AN5, RE1/WR/AN6, RE2/CS/AN7. Các chân này có thể sắp xếp riêng lẻ là các đầu vào hoặc đầu ra, và các chân có vùng đệm đầu vào là các mạch Schmitt Trigger. 31
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Cổng vào/ra E trở thành đầu vào điều khiển cho cổng vi xử lý khi bít PSPMODE (TRISE ) đƣợc đặt. Và trong chế độ này phải chắc chắn rằng các bít TRISE đƣợc đặt (các chân đƣợc định dạng là các đầu vào số), thanh ghi ADCON1 phải đƣợc định dạng cho việc số vào/ra và vùng đệm đầu vào là TTL. Các chân cổng E cũng đƣợc tích hợp với các đầu vào tƣơng tự và trong trƣờng hợp này các chân sẽ đọc là “0”. Thanh ghi TRISE điều khiển trực tiếp các chân RE, ngay cả khi chúng đƣợc dùng là các đầu vào tƣơng tự. Hình 2.10. Sơ đồ khối của cổng E 32
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é 2.5. Các bộ Timer của chip. Bộ vi điều khiển PIC16F87X có 3 bộ Timer đó là: Tmer0, Tmer1, Tmer2 2.5.1. Bộ Timer0 Là bộ định thời hoặc bộ đếm có những ƣu điểm nổi bật sau: + 8 bít cho Timer hoặc bộ đếm + Có khả năng đọc và viết + Có thể dùng đồng hồ bên trong hoặc bên ngoài + Có thể chọn sƣờn xung của xung đồng hồ + Có hệ số chia cho xung đầu vào có thể lập trình lại bằng phần mềm + Ngắt tràn Hoạt động của Timer0: Timer 0 có thể hoạt động nhƣ một bộ định thời hoặc một bộ đếm. Việc chọn bộ định thời hoặc bộ đếm có thể đƣợc xác lập bằng việc xoá hoặc đặt bít TOCS của thanh ghi OPTION_REG . Nếu dùng hệ số chia xung đầu vào thì xoá bít PSA của thanh ghi OPTION_REG . Trong chế độ bộ định thời đƣợc lựa chọn bởi việc xoá bít T0CS (OPTION_REG ), nó sẽ đƣợc tăng giá trị sau một chu kỳ lện nếu không chọn hệ số chia xung đầu vào. Và giá trị của nó đƣợc viết tới thanh ghi TMR0. Chế độ đếm đƣợc lựa chọn bởi việc đặt bít T0CS (OPTION_REG ). Trong chế độ bộ đếm, nó sẽ đƣợc tăng ở xung đi xuống nếu xoá bít T0SE (OPTION_REG ) hoặc ở xung đi lên nếu đặt bít T0SE. Và giá trị của nó đƣợc viết tới thanh ghi TMR0. Khi dùng xung clock bên ngoài cho bộ định thời Timer0 và không dùng hệ số chia clock đầu vào Timer0 thì phải đáp ứng các điều kiện cần thiết để có 33
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é thể hoạt động đó là phải bảo đảm xung clock bên ngoài có thể đồng bộ với pha xung clock bên trong (Tosc). Hình 2.11. Sơ đồ khối của Timer0 và WDT: *) Các hệ số chia Hệ số chia dùng cho Timer0 hoặc bộ WDT. Các hệ số này không có khả năng đọc và khả năng viết. Để chọn hệ số chia xung vào Timer0 hoặc cho bộ WDT ta tiến hành xoá hoặc đặt bít PSA của thanh ghi OPTION_REG . Những bít PS2, PS1, PS0 của thanh ghi OPTION_REG dùng để xác lập các hệ số chia. *) Ngắt của bộ Timer 0 Ngắt của bộ Timer 0 đƣợc phát sinh ra khi thanh ghi TMR0 bị tràn tức từ FFh quay về 00h. Khi đó bít T0IF của thanh ghi INTCON sẽ đƣợc đặt. Bít này 34
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é phải đƣợc xoá bằng phần mềm nếu cho phép ngắt bít T0IE của thanh ghi INTCON đƣợc đặt. Timer0 bị dừng hoạt động ở chế độ SLEEP ngắt Timer 0 không đánh thức bộ xử lý ở chế độ SLEEP. Hình 2.12. Thanh ghi OPTION_REG Bít 5 TOCS lựa chọn nguồn clock 1 = Clock ngoài từ chân T0CKI 0 = Clock trong Focs/4 Bít 4 T0SE lựa chọn sƣờn xung clock 1 = Timer 0 tăng khi chân T0CKI từ cao xuống thấp(sƣờn xuống) 0 = Timer 0 tăng khi chân T0CKI từ thấp lên cao(sƣờn xuống) Bít 3 PSA gán bộ chia xung đầu vào 1 = gán bộ chia Prescaler cho WDT 0 = gán bộ chia Prescaler cho Timer 0 Bít 2÷0 PS2÷PS1 lựa chọn hệ số chia xung vào theo bảng sau Bảng 2.2. Lựa chọn hệ số chia xung PS2÷PS0 Timer0 WDT 000 1:2 1:1 001 1:4 1:2 35
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é 010 1:8 1:4 011 1:16 1:8 100 1:32 1:16 101 1:64 1:32 110 1:128 1:64 111 1:256 1:128 2.5.2. Bộ Timer1 Bộ Timer1 có thể là bộ đếm hoặc bộ định thời với ƣu điểm sau: + 16 bít cho bộ đếm hoặc bộ định thời (gồm hai thanh ghi TMR1H, TMR1L). + Có khả năng đọc và viết + Có thể chọn xung đồng hồ bên trong hoặc bên ngoài + Có thể ngắt khi tràn FFFFh về 0000h Timer1 có một thanh ghi điều khiển, đó là thanh ghi T1C0N. Bộ Timer1 có hoạt động hay không hoạt động là nhờ việc đặt hoặc xoá bít TMR1ON (T1CON ). *) Hoạt động của bộ Timer1 Nó có thể hoạt động ở một trong các chế độ sau: + Là một bộ định thời 16 bít. + Là một bộ đếm có đồng bộ. + Là một bộ đếm không có đồng bộ. Phƣơng thức hoạt động của bộ này đƣợc xác định bởi việc chọn nguồn xung vào Timer1. Nguồn xung đồng hồ đƣợc chọn bởi việc đặt hoặc xoá bít TMR1CS (T1CON ). Ở chế độ bộ định thời, đầu vào là clock trong Fosc/4, bít đồng bộ T1SYNC (T1CON ) không có tác dụng vì clock trong luôn đồng bộ. Chế độ bộ đếm hoạt động hai chế độ: Có đồng bộ xung vào xoá bít 36
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é T1SYNC (T1CON ), không đồng bộ xung vào đặt bít T1SYNC (T1CON ) Timer1 tăng ở sƣờn khi xung đầu vào. Hình 2.13. Sơ đồ khối bộ timer1 Khi bộ dao động Timer1 cho phép hoạt động thì các chân RC/T1OSI/CCP2, RC0/T1OSO/T1CKI trở thành chân vào. Ở chế độ đếm có đồng bộ, bộ đếm tăng mỗi khi sƣờn lên ở chân RC0 hoặc ở chân RC1 nếu bít T1OSCEN xoá và xung vào phải đồng bộ với clock trong, ở chế độ này bộ đếm không tăng trong trong trạng thái SLEEP. Ở chế độ bộ đếm không đồng bộ Timer1 tăng mỗi khi sƣờn lên ở chân RC0 hoặc ở chân RC1 nếu bít T1OSCEN xoá, ở chế độ này bộ đếm tiếp tục tăng trong trạng thái SLEEP và có khả năng tràn gây ra ngát khi đó bộ xử lý đƣợc đánh thức. *) Dao động của Timer1 Mạch dao động thạch anh đƣợc xây dựng giữa 2 chân T1OSI và T1OS0. Khi dao động đƣợc cung cấp ở chế độ công suất thấp thì tần số cực đại của nó sẽ là 200kHz và ở chế độ SLEEP nó cung cấp ở tần số 32kHz. *) Ngắt của bộ Timer1 Cặp thanh ghi TMR1H và TMR1L tăng từ giá trị 0000h đến giá trị FFFFh đến giá trị này tiếp tục tăng thì tràn và quay lại giá trị 0000h. Và ngắt 37
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é xuất hiện khi tràn quá giá trị FFFFh khi này cờ ngắt TMR1IF sẽ đƣợc đặt. Ngắt có thể hoạt động hoặc không hoạt động nhờ việc đặt xoá bít TMR1I. Hình 2.14. Thanh ghi điều khiển Timer1 *) Thanh ghi điều khiển Timer1 T1CON: Bít 7, 6 không sử dụng Bít 5, 4 T1CKPS1÷T1CKPS0 lựa chọn hệ số chia xung vào Bảng 2.3. Lựa chọn hệ số chia xung T1CKPS1÷T1CKPS0 00 1:1 01 1:2 10 1:4 11 1:8 Bít 3 T1OSCEN bít điều khiển bộ dao động Timer1 1 = Bộ dao động hoạt động 0 = Bộ dao động không hoạt động Bít 2 bít điều khiển xung clock ngoài đồng bộ khi TMR1CS = 1 Bít2 = 0 có đồng bộ clock ngoài Bít2 = 1 không đồng bộ clock ngoài khi TMR1CS = 0 bít này không có tác dụng Bít 1 TMR1CS lựa chọn nguồn xung clock vào TMR1CS = 1 clock từ chân RC0/T1OSO/T1CKI(sƣờn lên) Bít 0 bít bật tắt Timer 1 = Timer 1 enable 0 = Timer 1 disable 38
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é 2.5.3. Bộ Timer2 Bộ Timer 2 có những đặc tính sau đây: + 8 bít cho bộ định thời (thanh ghi TMR2) + 8 bít vòng lặp (thanh ghi PR2) + Có khả năng đọc và viết ở cả hai thanh ghi nói trên + Có khả năng lập trình bằng phần mềm tỷ lệ trƣớc + Có khả năng lập trình bằng phần mềm tỷ lệ sau Chế độ SSP dùng đầu ra của TMR2 để tạo xung clock. Timer2 có một thanh ghi điều khhiển đó là thanh ghi T2CON. Timer2 có thể tắt bằng việc xoá bít TMR2CON của thanh ghi T2CON *) Hoạt động của bộ Timer2 Timer2 đƣợc dùng chủ yếu ở phần điều chế xung của bộ CCP, thanh ghi TMR2 có khả năng đọc và viết, nó có thể xoá bằng việc reset lại thiết bị. Đầu vào của xung có thể chọn các tỷ lệ sau: 1:1, 1:2 hoặc 1:16 việc chọn các tỷ này có thể điều khiển các bít sau T2CKPS1 và bít T2CKPS0. *) Ngắt của bộ Timer2 Bộ Timer2 có 1 thanh ghi 8 bít PR2. Timer2 tăng từ giá trị 00h cho đến khớp với PR2 và tiếp theo nó sẽ reset lại giá trị 00h và lệnh kế tiếp thực hiện. Thanh ghi PR2 là một thanh ghi có khả năng đọc và khả năng viết. Thanh ghi PR2 bắt đầu từ giá trị FFh đầu ra của TMR2 là đƣờng dẫn của cổng truyền thông đồng bộ, nó đƣợc dùng để phát các xung đồng hồ. 39
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Hình 2.15 Sơ đồ khối bộ timer2 Hình 2.16. Thanh ghi điều khiển timer2 *) Thanh ghi TCON2 Bít 7 không sử dụng Bít 6÷3 TOUTPS3÷TOUTPS0 bít lựa chọn hệ số đầu ra Timer2 0000 = 1:1 0001 = 1:2 0010 = 1:3 1111 = 1:16 Bít 2 TMR2ON bít bật tắt hoạt động Timer2 40
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é 1= enable 0 = disable Bít 1-0 T2CKPS1-T2CKPS0 chọn hệ chia đầu vào 00 = 1:1 01 = 1:4 1x = 1:16 2.6. Bộ chuyển đổi tương tự sang số. 2.6.1. Bộ chuyển đổi tương tự sang số Bộ chuyển đổi tƣơng tự sang số có 8 kênh (với Pic16F877A). Tín hiệu tƣơng tự đƣợc nạp vào bộ nạp và giữ điện dung. Tín hiệu ra điển hình và giữ điện dung duy trì là đầu vào bộ chuyển đổi. Đầu ra bộ chuyển đổi A/D là 10 bít. Bộ chuyển đổi A/D có sự chuyển điện thế cao và thấp đầu vào đƣợc lựa chọn trong phần mềm để có sự kết hợp của Vdd, Vss, RA2, RA3. Bộ chuyển đổi A/D có 4 thanh ghi. Đó là những thanh ghi: A/D thanh ghi kết quả cao(ADRESH) A/D thanh ghi kết quả thấp (ADRESL) Thanh ghi điều khiển chuyển đổi A/D (ADCON0) Thanh ghi điều khiển chuyển đổi A/D (ADCON1) *) Thanh ghi 8.1: thanh ghi ADCON0 (địa chỉ 1Fh) Bít 7-6: ADCS1-ADCS0 Những bít lựa chọn đồng hồ chuyển đổi A/D 00 = Fosc/2 01 = Fosc/8 10 = Fosc/32 11 = Frc(đồng hồ xuất phát từ bên trong bộ chuyển đổi A/D dao động RC) Bít 5-3: CHS2-CHS0 Bít chọn kênh tƣơng tự. 000 = kênh 0(RA0/AN0) 41
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é 001 = kênh 1(RA1/AN1) 010 = kênh 2(RA1/AN2) 011 = kênh 3(RA3/AN3) 100 = kênh 4(RA5/AN4) 101 = kênh 5(RE0/AN5) 110 = kênh 6(RE1/AN6) 111 = kênh 7(RE2/AN7) Bít 2: GO/DONE bít trạng thái chuyển đổi A/D Nếu ADON = 1 chuyển đổi A/D đang thực hiện (đặt bít này để bắt đầu quá trình chuyển đổi) ADON=0 chuyển đổi A/D tắt và ngừng hoạt động. *) Thanh ghi 8.2: thanh ghi ADCONN1 (địa chỉ 9Fh) Bít 7 (ADFM): bít lựa chọn kết quả định dạng. Bít 6-4: Ngƣời dùng định nghĩa. Bít 3-0: Bít điều khiển sắp xếp cổng chuyể đổi A/D. Thanh ghi ADRESH:ADRESL chứa đựng 10 bít kết quả của chuyển đổi A/D. Khi chuyển đổi A/D là hoàn thành kết quả đƣợc nạp vào thanh ghi kết quả chuyển đổi A/D. Bít GO/DONE (ADCON0 ) đƣợc xoá và bít cờ ngắt chuyển đổi A/D là ADIF đƣợc đặt. Sau đó bộ chuyển đổi A/D đƣợc sắp xếp nhƣ mong muốn. Lựa chọn kênh phải đạt đƣợc trƣớc khi chuyển đổi bắt đầu. Kênh vào tƣơng tự phải có bít TRIS tƣơng ứng đƣợc lựa chọn nhƣ là đầu vào. Những bƣớc cần làm khi thực hiện chuyển đổi A/D: 1. Lựa chọn cấu hình A/D. + Đặt cấu hình tƣơng tự cho chân vào A/D + Lựa chọn kênh vào chuyển đổi A/D (ADCON0). + Lựa chọn đồng hồ chuyển đổi A/D. 42
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é + Bật bộ chuyển đổi A/D (ADCON0). 2. Lựa chọn cấu hình ngắt cho A/D. + Xoá bít ADIF. + Đặt bít ADIE. + Đặt bít PEIE. + Đặt bít GIE. 3. Đợi phụ thuộc thời gian đạt đƣợc. 4. Bắt đầu chuyển đổi. + Đặt bít GO/DONE (ADCON0). 5. Đợi cho chuyển đổi A/D hoàn thành. + Thăm dò bít GO/DONE để xoá (với thực hiện ngắt) hoặc đợi cho ngắt chuyển đổi A/D. 6. Đọc kết quả chuyển đổi trên cặp thanh ghi (ADRESH:ADRESL) xoá bít ADIF nếu quy định. 7. Cho chuyển đổi kế tiếp, thực hiện bƣớc 1 hoặc bƣớc 2 theo quy định. Tốc độ chuyển đổi A/D qui định nhƣ là chu kỳ Tad. Giá trị nhỏ nhất đợi của 2 chu kỳ đƣợc quy định trƣớc khi bắt đầu kế tiếp. 2.6.2. Lựa chọn tốc độ chuyển đổi. Tốc độ chuyển đổi là đƣợc định nhƣ là Tad. Quy định thời gian chuyển đổi A/D nhỏ nhất 12 Tad cho 10 bít chuyển đổi. Nguồn của thời gian chuyển đổi lựa chọn trong phần mềm. Có thể lựa chọn một trong các giá trị sau: 2Tosc, 8Tosc, 32Tosc, dao động RC trong bộ chuyển đổi A/D (2 đến 6 µs). Để cho việc chuyển đổi đúng, thời gian chuyển đổi Tad phải đƣợc lựa chọn để chắc chắn Tad nhỏ nhất 1.6 µs. Chú ý: 43
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Nguồn RC có thời gian chu kỳ Tad 4µs nhƣng có thể trong khoảng 2- 6µs. Khi tần số thiết bị lớn hơn 1MHz bộ chuyển đổi A/D nguồn đồng hồ khởi tạo cho SLEEP hoạt động. 2.7. Các ngắt của PIC16F877 PIC16F877 có 14 nguồn ngắt, thanh ghi INTCON là thanh ghi điều khiển các ngắt, mỗi ngắt có một bít cờ ngắt và một bít cho phép hoặc cấm ngắt. Bít GIE (INTCON ) điều khiển chung cho 14 ngắt khi bít này đặt thì các ngắt mới có tác dụng, khi bít GIE xoá thì tất cả các ngắt bị cấm. Bít GIE bị xoá khi reset. Khi bít cờ ngắt thiết lập bít GIE thiết lập và bít PEIE thiết lập với ngắt ngoại vi đồng thời bít cho phép ngắt của ngắt đó cho phép thì ngắt đó xảy ra. Khi một ngắt xảy ra bộ đếm chƣơng trình PC đƣợc nạp giá trị 0004h và bít GIE bị xoá để cấm sự chồng ngắt, khi chỉ lệnh RETFIE thực hiện trả lại địa chỉ cho PC nơi xảy ra ngắt, đồng thời thiết lập lại bít GIE. Khi xảy ra ngắt PC luôn đƣợc nạp giá trị 00004h vì các ngắt đƣợc phân biệt bởi bít cờ ngắt của ngắt đó. Ngắt ngoài từ chân RB0/INT, và ngắt từ sự thay đổi trạng thái các chân RB4÷RB7 có thể đánh thức bộ xử lý từ chế độ SLEEP. Các thanh ghi PIE1, PIR1, PIE2, PIR2 điều khiển các ngắt ngoại vi Khi một ngắt xảy ra chỉ có PC đƣợc lƣu trong stack do đó ngƣời sử dụng phải lƣu các thanh ghi W, STATUS, PCLATH, khi xảy ra ngắt. 2.8. So sánh với Vi Điều Khiển 8051 Đặc điểm có thể thấy ngay đầu tiên mà Pic16F877A đem lại và nổi bật so với vi điều khiển 8051 là dòng Pic16F877A có những đặc tính kĩ thuật cao hơn hẳn so với bộ vi điều khiển 8051 thể hiện ở những điểm sau: 44
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Vi điều khiển 8051 Pic 16F877A Đặc tính số lƣợng Đặc tính số lƣợng ROM trên chip 4K byte ROM trên chip 4K byte RAM 128 byte RAM 368 byte Bộ định thời 2 Bộ định thời 3 Các chân vào ra 32 Các chân vào ra 40 Cổng nối tiếp 1 Cổng nối tiếp 2 Nguồn ngắt 6 14 Ngoài những đặc điểm trên thì bộ vi điều khiển Pic16F877A còn có môt đặc điểm hơn hẳn so với 8051 là có 10 bít chuyển đổi A/D, điều này sẽ giúp chúng ta không phải sử dụng bộ chuyển đổi ngoài làm cho nối dây trở nên phức tạp. Một đặc điểm nữa mà vi điều khiển pic16F877A có bộ dao động chủ trên chip điều này sẽ giúp tránh đƣợc những sai số không cần thiết trong việc tạo xung dao động, vi điều khiển Pic16F877A có khả năng tự Reset bằng bộ WDT, và có thêm 256 byte EEPROM. Nhƣng giá thành của Pic đắt hơn so với 8051. 45
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Chương 3. THIẾT KẾ HỆ THỐNG ĐIỀU KHIỂN NHIỆT ĐỘ 3.1. Sơ đồ khối tổng quát. Hiển thị Bộ Cảm chuyển Điều Bộ biến đổi khiển Mạch A/D chuyển đổi D/A Thyristor 3.1. Sơ đồ khối hệ thống điều khiển nhiệt độ. Hệ thống điều khiển nhận nhiệt độ từ đối tƣợng bằng cảm biến. Bộ cảm biến này sẽ chuyển nhiệt độ này thành mức điện áp tƣơng ứng mức điện áp này ở dạng tín hiệu tƣơng tự. Sau đó tín hiệu tƣơng tự này sẽ đƣợc chuyển về dạng số bằng bộ chuyển đổi tƣơng tự sang số trƣớc khi đƣa vào bộ điều khiển. Bộ điều khiển này nhận đƣợc nhiệt độ đo, kiểm tra nhiệt độ xem đã đạt hay chƣa, nếu nhiệt độ chƣa đủ thì điều khiển tăng hoặc ngƣợc lại, nhiệt độ cao hơn thì điều khiển giảm. Quá trình điều khiển bằng điện áp xuất ra, qua bộ chuyển đổi DAC đƣợc điện áp tƣơng tự, đƣa đến mạch điều khiển thyristor. Mạch điều khiển thyristor sẽ tạo ra xung để mở thyristor phù hợp với yêu cầu tăng hoặc giảm nhệt độ. 3.2. Khối cảm biến. Có rất nhiều loại cảm biến đo nhiệt độ trên thị trƣờng nhƣng dễ sử dụng và thông dụng nhất vẫn là LM335. 46
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é 3.2. Cấu tạo chân Các tham số của LM335: o Có độ biến thiên theo nhiệt độ là:10mv/K0. o Có sự ổn định cao, chỉ sai số khoảng 1%. o Hàm điện áp biến thiên tuyến tính khi đo trong khoảng -40–1000C o Tiêu tán công suất thấp. o Dòng điện làm việc từ 4.10-4A đến 5.10-3A. o Dòng ngƣợc 15mA. o Dòng thuận 10mA. o Biến thiên của điện áp theo nhiệt độ: Vout=2.73+0.01xT0C. 3.3. Khối chuyển đổi tương tự sang số. Gọi tín hiệu tƣơng tự là UA, thì tín hiệu số là UD đƣợc biểu diễn dƣới dạng mã nhị phân nhƣ sau: n-1 n-2 0 UD=bn-1.2 +bn-2.2 + +b02 Trong đó các hệ số bk là các bit của số nhị phân. Bit bn-1 đƣợc gọi là bit có ý nghĩa lớn nhất (MSB), mỗi biến đổi giá trị của MSB tƣơng ứng với sự biến đổi của tín hiệu là nửa dải làm việc. Bit b0 gọi là bit có ý nghĩa nhỏ nhất (LSB), mỗi biến đổi giá trị của LSB tƣơng ứng với một mức lƣơng tử . Với một mạch biến đổi có N bit đầu ra thì mỗi bƣớc của bậc thang tƣơng ứng một giá trị: 47
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é UAm Q ULSB 2N 1 Trong đó, UAM là giá trị cực đại cho phép cho phép của điện áp đầu vào ADC. Q hoặc ULSB gọi là mức lƣợng tử. Do tín hiệu số là rời rạc nên trong quá trình biến đổi AD xuất hiện một sai số gọi là sai số lƣợng tử hóa đƣợc xác định nhƣ sau: 1 Q Q 2 Khi chuyển đổi AD phải thực hiện lấy mẫu tín hiệu tƣơng tự. Để đảm bảo khôi phục lại tín hiệu một cách trung thực thì tần số lấy mẫu fM phải thỏa mãn điều kiện: fM≥2.fAmax Trong đó, fAmax là tần số cực đại của tín hiệu đầu vào Quá trình biến đổi A/D gồm 3 bƣớc: lấy mẫu, lƣợng tử hóa và mã hóa. ADC UA UD Lấy mẫu Lƣợng tử Mã hoá hoá Hình 3.3. Sơ đồ khối quá trình chuyển đổi A/D. - Lấy mẫu: mạch lấy mẫu có hai nhiệm vụ: + Lấy mẫu tín hiệu tƣơng tự tại các thời điểm khác nhau và cách đều nhau (rời rạc hóa về mặt thời gian). + Giữ cho biên độ điện áp tại các thời điểm lấy mẫu không đổi trong suốt quá trình chuyển đổi tiếp theo. - Lƣợng tử hoá: là quá trình rời rạc các mẫu về biên độ. Chia khoảng biên độ thành các mức rời rạc gọi là các mức lƣợng tử, biên độ của các mẫu đƣợc làm tròn về các mức lƣợng tử đó. 48
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é - Mã hoá: Mã hoá các mẫu sau khi đƣợc lƣợng tử hoá thành các bit số. UD Lý tƣởng Thực méo phi tuyến Sai số khuyếch đại Sai số đơn điệu Q UA Sai số lệch không 1/2 LSB Hình 4.4. Đặc tuyến truyền đạt lý tƣởng và thực của bộ chuyển đổi A/D. Tổng quát ta có công thức chuyển đổi A/D đối với mỗi mẫu tín hiệu tƣơng tự: U Ai N U Di Round .2 U ref UAi: Điện áp tƣơng tự của mẫu thứ i. Uref: Điện áp tham chiếu (điện áp chuẩn cố định), dùng để so sánh với UAi tạo điện áp số. UDi: Điện áp số ứng với mẫu UAi. N: Số bit của bộ chuyển đổi ở đây yêu cầu UA≤Uref, nên ta phải lựa chọn Uref thích hợp với mỗi tín hiệu UA. 49
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Với mỗi giá trị N, thì Uref càng lớn thì sai số lƣợng tử càng lớn. Với mỗi giá trị Uref thì N càng lớn thì sai số lƣợng tử càng nhỏ. Các tham số chính của bộ chuyển đổi A/D - Dải biến đổi của điện áp tín hiệu tƣơng tự ở đầu vào: là khoảng điện áp mà bộ chuyển đổi A/D có thể thực hiện chuyển đổi đƣợc. Khoảng điện áp đó có thể lấy trị số từ 0 đến một trị số dƣơng hay âm nào đó hoặc có thể là điện áp hai cực tính. - Độ chính xác của bộ chuyển đổi A/D: Tham số đầu tiên đặc trƣng cho độ chính xác của một ADC là độ phân biệt. Trên đầu ra mỗi bộ ADC là các giá trị số đƣợc sắp xếp theo quy luật của một loại mã nào đó. Số các số hạng của mã số ở đầu ra (số bit trong mã nhị phân) tƣơng ứng với dải biến đổi của điện áp vào cho biết mức chính xác của phép chuyển đổi. Một ADC có N bit đầu ra thì nó có thể phân biệt đƣợc 2N mức trong dải biến đổi của nó. Độ phân biệt của một ADC là Q, nó chính là giá trị của một mức lƣợng tử hóa hoặc còn gọi là 1 LSB. Trong thực tế thƣờng dùng số bit N ở đầu ra để đặc trƣng cho độ chính xác với cùng một dải điện áp vào số các số hạng của mã số ở đầu ra càng lớn thì độ chính xác càng cao. Ngoài ra đặc trƣng cho tính chính xác của ADC còn có các tham số khác, đó là : + Đƣờng đặc tuyến có sai số lệch không, nghĩa là nó không xuất phát tại giá trị tƣơng ứng là 1/2 LSB. Nó là hình bậc thang không đều do ảnh hƣởng của các sai số. + Sai số khuyếch đại là sai số giữa độ dốc trung bình của đƣờng đặc tuyến thực với độ dốc trung bình của đƣờng đặc tuyến lý tƣởng. + Sai số phi tuyến đƣợc đặc trƣng bởi sự thay đổi độ dốc đƣờng trung bình của đặc tuyến thực trong dải biến đổi của của điện áp vào. Sai số này làm cho đặc tuyến chuyển đổi có dạng hình bậc thang không đều. 50
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é + Sai số đơn điệu thực chất cũng do tính phi tuyến của đƣờng đặc tính biến đổi gây ra, nhƣng nó làm cho độ dốc đƣờng trung bình biến thiên không đơn điệu, thậm chí mất một vài mã số. - Tốc độ chuyển đổi: cho biết số mẫu chuyển đổi trong 1 giây, đƣợc gọi là tần số chuyển đổi fc. Cũng có thể dùng tham số thời gian chuyển đổi Tc để đặc trƣng cho tốc độ chuyển đổi. Vì giữa các lần chuyển đổi còn có một khoảng thời gian cần thiết để cho ADC phục hồi lại trạng thái ban đầu, nên thƣờng fc<1/Tc, ở đây với một bộ ADC tốc độ cao thì phải trả giá bằng độ chính xác giảm hoặc ngƣợc lại. Các phương pháp biến đổi số tương tự. Có nhiều cách phân loại các phƣơng pháp biến đổi số tƣơng tự. Trong đó có cách phân loại theo quá trình chuyển đổi về mặt thời gian, theo cách phân loại này có bốn phƣơng pháp biến đổi A/D: - Biến đổi song song: trong phƣơng pháp này, tín hiệu đƣợc so sánh cùng một lúc với nhiều giá trị chuẩn. Do đó, tất cả các bit đƣợc xác định đồng thời và đƣa đến đầu ra. - Biến đổi nối tiếp theo mã đếm: quá trình so sánh đƣợc thực hiện lần lƣợt từng bƣớc theo quy luật của mã đếm. Kết quả chuyển đổi đƣợc xác định bằng cách đếm số lƣợng giá trị chuẩn có thể chứa đƣợc trong giá trị tín hiệu tƣơng tự cần chuyển đổi. - Biến đổi nối tiếp theo mã nhị phân: quá trình so sánh đƣợc thực hiện lần lƣợt từng bƣớc theo qui luật của mã nhị phân. Các đơn vị chuẩn dùng để so sánh lấy các giá trị giảm dần theo quy luật của mã nhi phân. Do đó các bit đƣợc xác định lần lƣợt theo từ bit có ý nghĩa lớn nhất đến bit có ý nghĩa nhỏ nhất. - Biến đổi song song - nối tiếp kết hợp: trong phƣơng pháp này, qua mỗi bƣớc so sánh có thể xác định đƣợc tối thiểu là hai bit đồng thời. 51
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Sử dụng bộ chuyển đổi trong hệ thống. Trong hệ thống ở đây ta sử dụng bộ chuyển đổi A/D 10 bit tích hợp trong bộ vi điều khiển Pic 16F877A. 3.4. Khối điều khiển. Hiện nay vi điều khiển phát triển rất mạnh điển hình trong số đó là pic có rất nhiều tính năng ƣu việt hơn so với vi điều kiển khác đặc biệt nhất là tính thông dụng của nó. Vì những lý do đó mà em sử dụng pic16F877A cho khối điều khiển trong đề tài này. 3.5. Khối chuyển đổi số sang tương tự. Với yêu cầu ở đây đƣờng điều khiển đƣa ra là 8 bits, và điều khiển nhiệt độ không yêu tốc độ đáp ứng nhanh nên để đơn giản ở đây em chọn IC DAC sẵn có là DAC0808. DAC0808 là một bộ chuyển đổi 8 bits số sang tƣơng tự đầu ra có đặc tính thời gian đúng bằng kích thƣớc của tín hiệu vào trong khoảng 150ns với công suất tiêu thụ là 33mW khi điện áp cung cấp là ± 5V. Không cần phải điều chỉnh dòng điện IREF cho tất cả các ứng dụng, từ đó đầu ra hiện tại là ±1LBS của 255 (IREF/256). Nguồn cung cấp của DAC0808 độc lập với “bit code” và đƣa ra những đặc điểm nổi bật của thiết bị phụ thộc vào mức điện áp vào. DAC0808 giao tiếp trực tiếp với TTL, DTL hay CMOS ở mức logic, và dùng thay thế cho MC1580/MC1408. Cấu tạo bên trong DAC 52
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é 4.5. Sơ đồ cấu tạo bên trong DAC0808. Sơ đồ chân. +5V -12V PORT B DAC 0808 104 PB7 5 Vcc 13 A1 PB6 6 1 A2 GND PB5 7 3 104 A3 Vef PB4 8 16 A4 COMPS OUT PB3 9 4 104 A5 PB2 10 OUT 2 A6 PB1 11 OUT 15 A7 -Vref PB0 12 14 A8 +Vref 2,7K -12V 820 1K + + 5k 40% 100uF/25V 104 4.6. Sơ đồ ghép nối chân của DAC0808. 53
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é 3.6. Khối điều khiển thyristor. Thyristor chỉ mở cho dòng điện chạy qua khi có điện áp dƣơng đặt lên anôt và xung điện áp dƣơng đặt lên cực điều khiển. Sau khi Thyristor đã mở thì xung điều khiển không còn tác dụng, dòng điện chảy qua Thyristor do thông số của mạch động lực quyết định. 3.6.1. Sơ đồ cấu trúc Sơ đồ khối mạch điều khiển Thyristor nhƣ hình 4.7. Mạch điều khiển có các chức năng sau: - Điều chỉnh đƣợc vị trí xung điều khiển trong phạm vi nửa chu kỳ dƣơng của điện áp trên anôt- catôt của Thyristor. - Tạo ra đƣợc các xung có đủ điều kiện mở đƣợc Thyristor. Xung điều khiển thƣờng có biên độ từ 2 đến 10V, độ rộng xung tx= 20-100μs đối với thiết bị chỉnh lƣu hoặc cặp Thyristor đấu song song ngƣợc. Độ rộng xung đƣợc xác định theo biểu thức: Idt tx di d t Trong đó: . Idt là dòng duy trì của Thyristor; . di/dt là tốc độ tăng trƣởng của dòng tải. Cấu trúc của một mạch điều khiển Thyristor gồm 3 khâu chính sau đây: - Khâu đồng bộ (ĐB): tạo tín hiệu đồng bộ với điện áp anôt-catôt của Thyristor cần mở. Tín hiệu này là điện áp xoay chiều, thƣờng lấy từ biến áp có sơ cấp nối song song với Thyristor cần mở. 54
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é - Khâu so sánh - tạo xung (SS-TX): làm nhiệm vụ so sánh giữa điện áp đồng bộ thƣờng đã đƣợc biến thể với tín hiệu điều khiển một chiều để tạo ra xung kích mở Thyristor. - Khâu khuếch đại xung (KĐ): tạo ra xung mở có đủ điều kiện để mở Thyristor. Udb ĐB SS-TX KĐ Udk 4.7. Sơ đồ khối mạch điều khiển thyristor. Khi thay đổi giá trị điện áp một chiều Uđk thì góc mở α sẽ thay đổi. 3.6.2. Nguyên tắc điều khiển Sử dụng nguyên tắc điều khiển thẳng đứng “arccos” nhƣ hình 2 để thực hiện điều chỉnh vị trí đặt xung trong nửa chu kỳ dƣơng của điện áp đặt trên Thyristor. Theo nguyên tắc này, ở khâu so sánh có hai điện áp đặt vào: - Điện áp đồng bộ sin, sau khi ra khỏi khâu ĐB đƣợc tạo thành tín hiệu cos - Điện áp điều khiển là áp một chiều có thể biến đổi đƣợc 4.8. Nguyên tắc điều khiển thẳng đứng “arccos” . 55
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Điện áp uđb= Um sinωt thì: Uc = Um cosωt Giá trị α đƣợc tính theo phƣơng trình sau: Umcosα = Uđk Do đó: α = arccos(Udk/Um) - khi Udk = Um thì α = 0 - khi Udk = 0 thì α =Л/2 - khi Udk = -Um thì α = Л Nhƣ vậy, khi điều chỉnh Udk từ trị -Um đến +Um, ta có thể điều chỉnh đƣợc góc α từ 0 đến Л. 3.6.3. Sơ đồ nguyên lý Trong phần này trình bày một sơ đồ điều khiển Thyristor một kênh nhƣ hình 4.10 đã đƣợc thiết kế và lắp ráp thực tế. Sơ đồ làm việc theo nguyên tắc điều khiển thẳng đứng tuyến tính trong đó khâu tạo xung tam giac và khâu so sánh sử dụng OA loại TL084 so sánh theo kiểu hai tín hiệu cùng dấu. Khâu khuếch đại xung sử dụng một Transistor và biến áp xung. Khâu khuếch đại có thể tính chọn khác nhau tuỳ thuộc vào Thyristor đƣợc chọn. -15V THYRISTOR BAX D3 D2 R2 Q1 R6 C1 1 1 1 1 TR2 OA1 1 R1 1 2 D1 R3 OA2 Udk 2 OA3 C2 R5 Q2 1 2 R4 1 3 1 3 3 4 4 4 Q3 TRAN-2P2S Hình 4.10. Sơ đồ hệ thống điều khiển Thyristor. 56
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Sơ đồ gồm kênh kích mở cho Thyristor. Kênh gồm có 4 khâu: khâu tạo xung vuông, khâu tạo xung tam giác khâu so sánh, khâu khuếch đại, khâu tạo xung kim. - Khâu tạo vuông gồm: OP1, R1. Đầu vào của khâu là tín hiệu hình sin qua khâu này tín hiệu xung sin bị cắt thành xung vuông. - Khâu tạo xung tam giác bao gồm: OA2, R2, R3, C1, D1, Q1. Khâu tạo xung tam giác thực chất là mạch tích phân dùng để biến đổi xung vuông từ đầu ra của khối tạo xung vuông để chuyển thành xung tam giác. - Khâu so sánh gồm R4 và OP3. Tín hiệu ở đầu ra của mạch tích phân sẽ đƣợc so sánh với điện áp điều khiển. Đầu ra của khâu so sánh tạo ra xung vuông đƣợc điều khiển bằng Udk. - Khâu khuếch đại xung gồm: R5, Q2, Q3. Dùng để khuếch đại tín hiệu xung vuông ở đầu ra của bộ so sánh để đƣợc điện áp theo yêu cầu. - Khâu tạo xung kim gồm: D2, BAX. Khối này tạo ra các xung kim từ các sƣờn của xung vuông ở đầu ra của bộ khuếch đại để đƣa vào điều kiển mở thyristor theo yêu cầu. 3.7. Khối hiển thị LCD. Ngày nay, thiết bị hiển thị LCD (Liquid Crystal Display) đƣợc sử dụng trong rất nhiều các ứng dụng của VĐK. LCD có rất nhiều ƣu điểm so với các dạng hiển thị khác nhƣ nó có khả năng hiển thị kí tự đa dạng, trực quan (chữ, số và kí tự đồ họa), dễ dàng đƣa vào mạch ứng dụng theo nhiều giao thức giao tiếp khác nhau, tốn rất ít tài nguyên hệ thống và giá thành rẻ Trong đề tài này tôi sử dụng HD44780 của Hitachi, một loại thiết bị hiển thị LCD rất thông dụng ở nƣớc ta. 57
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é 3.7.1. Các chân chức năng. Bảng 4.1. Các chân chức năng của HD44780. Chân số Tên Chức năng 1 Vss Chân nối đất cho LCD, khi thiết kế mạch ta nối chân này với GND của mạch điều khiển. 2 Vdd Chân cấp nguồn cho LCD, khi thiết kế mạch ta nối chân này với 5V của mạch điều khiển. 3 Vo Chân này dùng để điều chỉnh độ tƣơng phản của LCD. 4 RS Chân chọn thanh ghi (Register select). Nối chân RS với logic “0” (GND) hoặc logic “1” (Vcc) để chọn thanh ghi. + Logic “0”: Bus DB0-DB7 sẽ nối với thanh ghi lệnh IR của LCD (ở chế độ “ghi” - write) hoặc nối với bộ đếm địa chỉ của LCD (ở chế độ “đọc” - read) + Logic “1”: Bus DB0-DB7 sẽ nối với thanh ghi dữ liệu DR bên trong LCD. 5 RW Chân chọn chế độ đọc/ghi (Read/Write). Nối chân R/W với logic “0” để LCD hoạt động ở chế độ ghi, hoặc nối với logic “1” để LCD ở chế độ đọc. 6 E Chân cho phép (Enable). Sau khi các tín hiệu đƣợc đặt lên bus DB0-DB7, các lệnh chỉ đƣợc chấp nhận khi có 1 xung cho phép của chân E. + Ở chế độ ghi: Dữ liệu ở bus sẽ đƣợc LCD chuyển vào (chấp nhận) thanh ghi bên trong nó khi phát hiện một xung (low-to-high transition) của tín hiệu chân E. 58
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é + Ở chế độ đọc: Dữ liệu sẽ đƣợc LCD xuất ra DB0-DB7 khi phát hiện sƣờn lên (low-to-high transition) ở chân E và đƣợc LCD giữ ở bus đến khi nào chân E xuống mức thấp. 7÷14 DB0÷DB7 8 đƣờng của bus dữ liệu dùng để trao đổi thông tin với MPU. Có 2 chế độ sử dụng 8 đƣờng bus này: + Chế độ 8 bit: Dữ liệu đƣợc truyền trên cả 8 đƣờng, với bit MSB là bit DB7. + Chế độ 4 bit: Dữ liệu đƣợc truyền trên 4 đƣờng từ DB4 tới DB7, bit MSB là DB7. 15 A 15 là Catot, điện áp khoảng Uak=4,2V 16 K Chân nối đất của đèn Back light 3.7.2. Sơ đồ khối của HD44780. Để hiểu rõ hơn chức năng các chân và hoạt động của chúng, ta tìm hiểu sơ qua chíp HD44780 thông qua các khối cơ bản của nó. *) Các thanh ghi: Chíp HD44780 có 2 thanh ghi 8 bit quan trọng là: Thanh ghi lệnh IR (Instructor Register) và thanh ghi dữ liệu DR (Data Register). - Thanh ghi IR: Để điều khiển LCD, ngƣời dùng phải “ra lệnh” thông qua tám đƣờng bus DB0-DB7. Mỗi lệnh đƣợc nhà sản xuất LCD đánh địa chỉ rõ ràng. Ngƣời dùng chỉ việc cung cấp địa chỉ lệnh bằng cách nạp vào thanh ghi IR. Nghĩa là, khi ta nạp vào thanh ghi IR một chuỗi 8 bit, chíp HD44780 sẽ tra bảng mã lệnh tại địa chỉ mà IR cung cấp và thực hiện lệnh đó. 59
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Hình 4.11 Sơ đồ khối của HD44780. - Thanh ghi DR: Thanh ghi DR dùng để chứa dữ liệu 8 bit để ghi vào vùng RAM, DDRAM hoặc CGRAM (ở chế độ ghi) hoặc dùng để chứa dữ liệu từ 2 vùng RAM này gởi ra cho MPU (ở chế độ đọc). Nghĩa là, khi MPU ghi thông tin vào DR, mạch nội bên trong chíp sẽ tự động ghi thông tin này vào DDRAM hoặc CGRAM. Hoặc khi thông tin về địa chỉ đƣợc ghi vào IR, dữ liệu ở địa chỉ này trong vùng RAM nội của HD44780 sẽ đƣợc chuyển ra DR để truyền cho MPU. Vậy bằng cách điều khiển chân RS và R/W chúng ta có thể 60
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é chuyển qua lại giữ 2 thanh ghi này trong khi giao tiếp với MPU. Bảng 3.2. tóm tắt lại các thiết lập đối với hai chân RS và R/W theo mục đích giao tiếp. Bảng 4.2. Bảng chức năng chân RS và R/W theo mục đích sử dụng. RS RW Ý nghĩa 0 0 Ghi vào thanh ghi IR để ra lệnh cho LCD (VD: cần display clear, ) 0 1 Đọc cờ bận ở DB7 và giá trị của bộ đếm địa chỉ ở DB0-DB6 1 0 Ghi vào thanh ghi DR 1 1 Đọc dữ liệu từ DR *) Cờ báo bận BF (Busy Flag): Khi thực hiện các hoạt động bên trong chíp, mạch nội bên trong cần một khoảng thời gian để hoàn tất. Khi đang thực thi các hoạt động bên trong chíp nhƣ thế, LCD bỏ qua mọi giao tiếp với bên ngoài và bật cờ BF (thông qua chân DB7 khi có thiết lập RS=0, R/W=1) lên để báo cho MPU biết nó đang “bận”. Dĩ nhiên, khi xong việc, nó sẽ đặt cờ BF lại mức 0. *) Bộ đếm địa chỉ AC (Address Counter): Nhƣ trong sơ đồ khối, thanh ghi IR không trực tiếp kết nối với vùng RAM (DDRAM và CGRAM) mà thông qua bộ đếm địa chỉ AC. Bộ đếm này lại nối với 2 vùng RAM theo kiểu rẽ nhánh. Khi một địa chỉ lệnh đƣợc nạp vào thanh ghi IR, thông tin đƣợc nối trực tiếp cho 2 vùng RAM nhƣng việc chọn lựa vùng RAM tƣơng tác đã đƣợc bao hàm trong mã lệnh. Sau khi ghi vào (hoặc đọc từ) RAM, bộ đếm AC tự động tăng lên (hoặc giảm đi) 1 đơn vị và 61
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é nội dung của AC đƣợc xuất ra cho MPU thông qua DB0-DB6 khi có thiết lập RS=0 và R/W=1 (xem bảng 3.2). Lƣu ý: Thời gian cập nhật AC không đƣợc tính vào thời gian thực thi lệnh mà đƣợc cập nhật sau khi cờ BF lên mức cao (not busy), cho nên khi lập trình hiển thị, bạn phải delay một khoảng tADD khoảng 4uS-5uS (ngay sau khi BF=1) trƣớc khi nạp dữ liệu mới. *) Vùng RAM hiển thị DDRAM (Display Data RAM): Đây là vùng RAM dùng để hiển thị, nghĩa là ứng với một địa chỉ của RAM là một ô kí tự trên màn hình và khi bạn ghi vào vùng RAM này một mã 8 bit, LCD sẽ hiển thị tại vị trí tƣơng ứng trên màn hình một kí tự có mã 8 bit mà bạn đã cung cấp nhƣ hình 3.3. Hình 4.12 Mối liên hệ giữa địa chỉ của DDRAM và vị trí hiển thị của LCD. Vùng RAM này có 80x8 bit nhớ, nghĩa là chứa đƣợc 80 kí tự mã 8 bit. Những vùng RAM còn lại không dùng cho hiển thị có thể dùng nhƣ vùng RAM đa mục đích. Lƣu ý là để truy cập vào DDRAM, ta phải cung cấp địa chỉ cho AC theo mã HEX. *) Vùng ROM chứa kí tự CGROM (Character Generator ROM): 62
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Vùng ROM này dùng để chứa các mẫu kí tự loại 5x8 hoặc 5x10 điểm ảnh/kí tự, và định địa chỉ bằng 8 bit. Tuy nhiên, nó chỉ có 208 mẫu kí tự 5x8 và 32 mẫu kí tự kiểu 5x10 (tổng cộng là 240 thay vì 256 mẫu kí tự). Ngƣời dùng không thể thay đổi vùng ROM này. Hinh 4.13. Mối liên hệ giữa địa chỉ của ROM và dữ liệu tạo mẫu kí tự. *) Vùng RAM chứa kí tự đồ họa CGRAM (Character Generator RAM): Nhƣ trên bảng mã kí tự, nhà sản xuất dành vùng có địa chỉ byte cao là 0000 để ngƣời dùng có thể tạo các mẫu kí tự đồ họa riêng. Tuy nhiên dung lƣợng vùng này rất hạn chế: Ta chỉ có thể tạo 8 kí tự loại 5x8 điểm ảnh, hoặc 4 kí tự loại 5x10 điểm ảnh. Để ghi vào CGRAM, xem hình 3.6. 3.7.3. Tập lệnh của LCD. Trƣớc khi tìm hiểu tập lệnh của LCD, sau đây là một vài chú ý khi giao tiếp với LCD: 63
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é * Tuy trong sơ đồ khối của LCD có nhiều khối khác nhau, nhƣng khi lập trình điều khiển LCD ta chỉ có thể tác động trực tiếp đƣợc vào 2 thanh ghi DR và IR thông qua các chân DBx, và ta phải thiết lập chân RS, R/W phù hợp để chuyển qua lại giữ 2 thanh ghi này. (xem bảng 3.2) Hình 4.14. Mối liên hệ giữa địa chỉ của CGRAM, dữ liệu CGARM, và mã kí tự. * Với mỗi lệnh, LCD cần một khoảng thời gian để hoàn tất, thời gian này có thể khá lâu đối với tốc độ của MPU, nên ta cần kiểm tra cờ BF hoặc đợi (delay) cho LCD thực thi xong lệnh hiện hành mới có thể ra lệnh tiếp theo. * Địa chỉ của RAM (AC) sẽ tự động tăng (giảm) 1 đơn vị, mỗi khi có lệnh ghi vào RAM. (Điều này giúp chƣơng trình gọn hơn) 64
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é * Các lệnh của LCD có thể chia thành 4 nhóm nhƣ sau: • Các lệnh về kiểu hiển thị. VD : Kiểu hiển thị (1 hàng / 2 hàng), chiều dài dữ liệu (8 bit / 4 bit), • Chỉ định địa chỉ RAM nội. • Nhóm lệnh truyền dữ liệu trong RAM nội. • Các lệnh còn lại . Bảng 4.3. Tập lệnh của LCD. Thời Tên lệnh Hoạt động gian chạy Mã lệnh: DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DBx = 0 0 0 0 0 0 0 1 Clear Lệnh Clear Display (xóa hiển thị) sẽ ghi một khoảng trống (mã hiển Display thị kí tự 20H) vào tất cả ô nhớ trong DDRAM, sau đó trả bộ đếm địa chỉ AC=0, trả lại hiển thị gốc nếu nó bị thay đổi, nghĩa là: Tắt hiển thị, con trỏ dời về góc trái (hàng đầu tiên), chế độ tăng AC. Mã lệnh: DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 Return DBx = 0 0 0 0 0 0 1 * 1.52 home Lệnh Return home trả bộ đếm địa chỉ AC về 0, trả lại kiểu hiển thị ms gốc nếu nó bị thay đổi. Nội dung của DDRAM không thay đổi. Mã lệnh: DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DBx = 0 0 0 0 0 1 [I/D] [S] Entry I/D: Tăng (I/D=1) hoặc giảm (I/D=0) bộ đếm địa chỉ hiển thị AC 1 mode set đơn vị mỗi khi có hành động ghi hoặc đọc vùng DDRAM. Vị trí con trỏ cũng di chuyển theo sự tăng giảm này. S: Khi S=1 toàn bộ nội dung hiển thị bị dịch sang phải (I/D=0) hoặc 65
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é sang trái (I/D=1) mỗi khi có hành động ghi vùng DDRAM. Khi S=0: không dịch nội dung hiển thị. Nội dung hiển thị không dịch 37µs khi đọc DDRAM hoặc đọc/ghi vùng CGRAM. Hình 3.7. Hoạt động dịch trái và dịch phải nội dung hiển thị Mã lệnh: DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DBx = 0 0 0 0 1 [D] [C] [B] D: Hiển thị màn hình khi D=1 và ngƣợc lại. Khi tắt hiển thị, nội dung DDRAM không thay đổi. Display C: Hiển thị con trỏ khi C=1 và ngƣợc lại. Vị trí và hình dạng con on/off trỏ, xem hình 3.8. control B: Nhấp nháy kí tự tại vị trí con trỏ khi B=1 và ngƣợc lại. Xem thêm hình 8. về kiểu nhấp nháy. Chu kì nhấp nháy khoảng 409,6ms khi mạch dao động nội LCD là 250kHz. 37µs 66
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Hình 3.8. Kiểu con, kiểu kí tự và nhấp nháy kí tự Mã lệnh: DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DBx = 0 0 0 1 [S/C] [R/L] * * Lệnh Cursor or display shift dịch chuyển con trỏ hay dữ liệu hiển thị sang trái mà không cần hành động ghi/đọc dữ liệu. Khi hiển thị Cursor kiểu 2 dòng, con trỏ sẽ nhảy xuống dòng dƣới khi dịch qua vị trí thứ or 40 của hàng đầu tiên. Dữ liệu hàng đầu và hàng 2 dịch cùng một display lúc. Chi tiết sử dụng xem bảng sau: shift 37µs Mã lệnh: DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DBx = 0 0 1 [DL] [N] [F] * * Function DL: Khi DL=1, LCD giao tiếp với MPU bằng giao thức 8 bit (từ bit DB7 đến DB0). Ngƣợc lại, giao thức giao tiếp là 4 bit (từ bit DB7 set đến bit DB0). Khi chọn giao thức 4 bit, dữ liệu đƣợc truyền/nhận 2 lần liên tiếp với 4 bit cao gửi/nhận trƣớc, 4 bit thấp gởi/nhận sau. N: Thiết lập số hàng hiển thị. Khi N=0: hiển thị 1 hàng, N=1: hiển 67
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é thị 2 hàng. F: Thiết lập kiểu kí tự. Khi F=0: kiểu kí tự 5x8 điểm ảnh, F=1: kiểu kí tự 5x10 điểm ảnh. 37µs * Chú ý: • Chỉ thực hiện thay đổi Function set ở đầu chƣơng trình. Và sau khi đƣợc thực thi 1 lần, lệnh thay đổi Function set không đƣợc LCD chấp nhận nữa ngoại trừ thiết lập chuyển đổi giao thức giao tiếp. • Không thể hiển thị kiểu kí tự 5x10 điểm ảnh ở kiểu hiển thị 2 hàng. Mã lệnh: DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 Set DBx= 0 1 [ACG][ACG][ACG][ACG][ACG][ACG] CGRAM Lệnh này ghi vào AC địa chỉ của CGRAM. Kí hiệu [ACG] chỉ 1 bit address của chuỗi dữ liệu 6 bit. Ngay sau lệnh này là lệnh đọc/ghi dữ liệu từ 37µs CGRAM tại địa chỉ đã đƣợc chỉ định. Mã lệnh: DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DBx = 1 [AD] [AD] [AD] [AD] [AD] [AD] [AD] Lệnh này ghi vào AC địa chỉ của DDRAM, dùng khi cần thiết lập Set tọa độ hiển thị mong muốn. Ngay sau lệnh này là lệnh đọc/ghi dữ DDRAM liệu từ DDRAM tại địa chỉ đã đƣợc chỉ định. Khi ở chế độ hiển thị address 1 hàng, địa chỉ có thể từ 00H đến 4FH. Khi ở chế độ hiển thị 2 37µs hàng, địa chỉ từ 00h đến 27H cho hàng thứ nhất, và từ 40h đến 67h cho hàng thứ 2. Mã lệnh: DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DBx= [BF] [AC] [AC] [AC] [AC] [AC] [AC] [AC] (RS=0, R/W=1) Read BF Nhƣ đã đề cập trƣớc đây, khi cờ BF bật, LCD đang làm việc và lệnh and tiếp theo (nếu có) sẽ bị bỏ qua nếu cờ BF chƣa về mức thấp. Cho address nên, khi lập trình điều khiển, bạn phải kiểm tra cờ BF trƣớc khi ghi dữ liệu vào LCD. Khi đọc cờ BF, giá trị của AC cũng đƣợc xuất ra 0µs các bit [AC]. Nó là địa chỉ của CG hay DDRAM là tùy thuộc vào lệnh trƣớc đó. 68
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Mã lệnh: DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DBx = [Write data] (RS=1, R/W=0) Write Khi thiết lập RS=1, R/W=0, dữ liệu cần ghi đƣợc đƣa vào các chân ata to DBx từ mạch ngoài sẽ đƣợc LCD chuyển vào trong LCD tại địa chỉ 37µs CG or đƣợc xác định từ lệnh ghi địa chỉ trƣớc đó (lệnh ghi địa chỉ cũng tAD DDRAM xác định luôn vùng RAM cần ghi). Sau khi ghi, bộ đếm địa chỉ AC D tự động tăng/giảm 1 tùy theo thiết lập Entry mode. Lƣu ý là thời 4µs gian cập nhật AC không tính vào thời gian thực thi lệnh. Mã lệnh: DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 Read data DBx = [Read data] (RS=1, R/W=1) 37µs from CG Khi thiết lập RS=1, R/W=1,dữ liệu từ CG/DDRAM đƣợc chuyển ra MPU thông qua các chân DBx (địa chỉ và vùng RAM đã đƣợc xác tAD or định bằng lệnh ghi địa chỉ trƣớc đó). Sau khi đọc, AC tự động D DDRAM tăng/giảm 1 tùy theo thiết lập Entry mode, tuy nhiên nội dung hiển 4µs thị không bị dịch bất chấp chế độ Entry mode. 3.8. Sơ đồ mạch hệ thống điều khiển nhiệt độ. 5V 15V a LCD 5v THYRISTOR D S E S 0 1 2 3 4 5 6 7 BAX D E S b W V V V R R E D D D D D D D C2 D U6 2 13 33 1 2 3 4 5 6 7 8 9 0 1 2 3 OSC1/CLKIN RB0/INT 4 1 1 1 1 1 14 34 DIODE + OSC2/CLKOUT RB1 1 35 B2 V MCLR/Vpp/THV RB2 36 b3 c X1 RB3/PGM R12 lm 2 37 B4 1 lm RA0/AN0 RB4 D2 ADJ C1 3 38 B5 RA1/AN1 RB5 2 3 4 5 6 B6 7 b b b b b 4 39 b RA2/AN2/VREF- RB6/PGC 5 40 B7 - RA3/AN3/VREF+ RB7/PGD 6 V RA4/T0CKI 7 15 a RA5/AN4/SS RC0/T1OSO/T1CKI 3 16 b LM335 RC1/T1OSI/CCP2 8 17 c RE0/AN5/RD RC2/CCP1 R1 9 18 RE1/AN6/WR RC3/SCK/SCL 10 23 RE2/AN7/CS RC4/SDI/SDA 24 RC5/SDO 25 RC6/TX/CK R7 26 RC7/RX/DT PIC16F877A DAC0808 19 5 14 1 RD0/PSP0 A1 VREF+ 20 6 RD1/PSP1 A2 R3 U1 1 21 7 15 1 RD2/PSP2 A3 VREF- U2 22 8 4 RD3/PSP3 A4 27 9 4 2 RD4/PSP4 A5 IOUT R8 28 10 1 3 C5 RD5/PSP5 A6 R14 29 11 16 3 1 RD6/PSP6 A7 COMP Q2 30 12 3 2 RD7/PSP7 A8 VEE 4 1 C3 1 R2 R10 Q3 v 5 1 - C6 Q1 +12v R9 C4 1 R6 R11 U3 1 1 U4 TR1 1 1 R4 RV1 2 D1 R5 C7 1 2 D4 3 1 3 C8 4 4 Hình 4.15. Sơ đồ chi tiết mạch điều khiển nhiệt độ. 69
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é - Đo nhiệt độ tại đối tƣợng thông qua sensor nhiệt LM335. LM335 là sensor đo nhiệt độ với đầu ra là 10mV/0K, do đó để đo độ C ta cần có công thức chuyển đổi giá trị từ độ K sang độ C. Vì ta dùng ADC của PIC là 10 bit nên giá trị số lớn nhất là 1023. Vref=Vcc, giả thiết là VCC=5V nên tại 0oC hay 273oK thì đầu ra của LM335 có giá trị là 2.73V. Nhƣ vậy khi muốn tính toán ra độ C ta cần phải trừ đi mức điện áp là 2.73V. Ví dụ: Nhiệt độ là 30oC = 303oK, mức điện áp tƣơng ứng là out = 303 x 10mV/oK =3.03V. Ta tính toán giá trị đọc đƣợc từ ADC. - Với ADC 10 bit ( V_in là điện áp đƣa vào chân ADC của PIC ): V_in = 5V => ADC_value = 1023 V_in = 2.73V => ADC_value = (1023/5)x2.73=558.6 ( tƣơng ứng 00) mặt khác do V_ref = VCC = 5V nên ADC_value = 1 tƣơng ứng với 5/1023=4.9mV 5mV. Trong khi đó LM335 cho ra điện áp là 10mV/1oK nên để giá trị ADC thay đổi 1 đơn vị thì nhiệt độ phải thay đổi là 0.5oK (hay gần 5mV) Từ đó ta có công thức đầy đủ sau để tính giá trị oC: 0 ADC _ value 558.6 .5V T C (4.6) 1023x10mV Vậy ta có công thức rút gọn là: ADC _ value 558.6 T 0 C 2.046 (4.7) 3.9. Phần mềm điều khiển 3.9.1. Lưu đồ thuật toán. 70
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é BEGIN Khai báo:i,j,Tdk, T,value,low,hight Khai báo LCD, DAC. Nhập Tdk Đọc từ DAC (value) Hiển thị T = (value-139.25)/0.512 S Tdk#T Đ S Tdk<T Đ Value=value Value=value+2 Value=value-2 Xuất, hiển thị END 71
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é 3.9.2. Chương trình. Chƣơng trình điều khiển nhiệt độ #include #device *=16 adc=8 #FUSES NOWDT, HS, NOPUT, NOPROTECT, NODEBUG, NOBROWNOUT, NOLVP, NOCPD, NOWRT #use delay(clock=20000000) int8 high,low,i,x,j,value; khai báo biến float T,Tdk; void convert_bcd(int8 x); khai báo hàm convẻt_bcd void xuatlcd(); void main() { i=0 ; j=0 ; trisa = 0xFF; trisb = 0x01; trisd = 0x00; setup_adc_ports(AN0); setup_adc(ADC_CLOCK_INTERNAL); delay_us(10); LCD_init() ; bắt đầu LCD printf(lcd_putchar," DAT - DT901 "); LCD_putcmd(0xC0); 72
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é printf(lcd_putchar," nhap nhiet do: "); delay_ms(50); lcd_putcmd(0xc0); printf(lcd_putchar," T = "); lcd_putchar(i+0x30); lcd_putchar(j+0x30); printf(lcd_putchar," C "); while(true) { If(input(pin_C0)) { i=i+1; delay_ms(10); if(i==10) {i=0; lcd_putcmd(0xc9); lcd_putchar(i+0x30); delay_ms(10); } else {LCD_putcmd(0xC9); lcd_putchar(i +0x30); } } 73
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é if(input(pin_c1)) { j=j+1; delay_ms(10); if(j==10) { j=0; lcd_putcmd(0xca); lcd_putchar(j+0x30); delay_ms(10); } else{ LCD_putcmd(0xCa); lcd_putchar(j+0x30); } } if(input(pin_c2)) Break ; } Tdk=i*10+j; LCD_init(); printf(lcd_putchar,"please wait "); while(true) { value = read_adc(); 74
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é delay_ms(10); T = (value-139.25)/0.512; convert_bcd((int8)T); delay_us(50); T=high*10+low; LCD_init(); printf(lcd_putchar," nhiet do do : "); xuatlcd(); delay_us(50); if(T!=Tdk) if(T<Tdk) value=value+2; else value=value-2; else value=value; output_b(value); xuatlcd(); } } void convert_bcd(int8 x) { low=x%10; lấy hàng đơn vị nhiệt độ high=x/10; lấy hang chục và hang trăm 75
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é low=low+0x30; high=high+0x30; } void xuatlcd() { LCD_putcmd(0xC0); printf(LCD_putchar," T = "); lcd_putchar(high+0x30); lcd_putchar(low+0x30); printf(LCD_putchar," C "); } 76
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é KÕt luËn Sau ba th¸ng nghiªn cøu vµ t×m hiÓu, víi sù h•íng dÉn cña thÇy NguyÔn V¨n D•¬ng vµ sù gióp ®ì cña c¸c thÇy c« trong khoa §iÖn- §iÖn tö, em ®· hoµn thµnh ®•îc ®å ¸n tèt nghiÖp cña m×nh. Qua ®å ¸n nµy em ®· thu ®•îc nh÷ng kÕt qu¶ sau - HiÓu ®•îc c¸c ph•¬ng ph¸p ®o l•êng th«ng qua Vi §iÒu KhiÓn, ®Æc biÖt lµ ®o l•êng th«ng qua PIC16F877A. - BiÕt ®•îc ph•¬ng ph¸p lËp tr×nh b»ng C phôc vô cho lËp tr×nh Vi §iÒu KhiÓn. - T×m hiÓu ®•îc c¸c lo¹i c¶m biÕn th«ng dông dïng trong ®o l•êng. - X©y dùng ®•îc mét hÖ thèng ®o l•êng c¬ b¶n. Tuy nhiªn ®Ò tµi vÉn cßn cã nh÷ng h¹n chÕ: Më réng ®Ò tµi chóng ta cã thÓ thiÕt kÕ hÖ thèng vµ00 hiÓn thÞ nhiÖt ®é trªn LED 7 ®o¹n hoÆc thiÕt kÕ hÖ thèng ®iÒu khiÓu nhiÖt ®é lß c«ng nghiÖp Do h¹n chÕ vÒ kiÕn thøc, kinh nghiÖm vµ tµi liÖu nªn ®Ò tµi kh«ng tr¸nh khái nh÷ng thiÕu sãt. Em rÊt mong thÇy c« vµ c¸c b¹n gióp ®ì chØ b¶o ®Ó em cã thÓ häc hái ®•îc nhiÒu h¬n n÷a. 77
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é Tµi liÖu tham kh¶o 1. NguyÔn T¨ng C•êng, Phan Quèc Th¾ng, CÊu tróc vµ lËp tr×nh hä Vi §iÒu khiÓn 8051, Nhµ xuÊt b¶n khoa häc vµ Kü ThuËt. 2 NguyÔn M¹nh Giang, CÊu tróc, lËp tr×nh ghÐp nèi vµ øng dông cña Vi §iÒu KhiÓn, nhµ xuÊt b¶n Lao §éng – X· Héi. 3. Ph¹m Minh Hµ(2004), Kü thuËt m¹ch ®iÖn tö, Nhµ xuÊt b¶n Khoa häc vµ kü thuËt. 4. Ng« DiÖn TËp, Vi §iÒu KhiÓn trong ®o l•êng vµ ®iÒu khiÓn tù ®éng, Nhµ xuÊt b¶n Khoa Hoc vµ Kü ThuËt, Hµ Néi. 5. Hä Vi §iÒu KhiÓn 8051, Tèng V¨n ON, nhµ XuÊt b¶n Lao §éng vµ X· Héi. 6. C¸c b¹n cã thÓ truy cËp c¸c trang Web rÊt hay cña ViÖt Nam nh• : www.dientuvietnam.net www.picvietnam.com www.dientuvienthong.net www.vagam.dieukhien.net www.duyphi.phpnet.us/index.htm 78
§ç V¨n §¹t HÖ thèng ®iÒu khiÓn nhiÖt ®é U Ua Ub Udk UC Ud Ue 79